

Add to Cart
XC6SLX150-2FGG484I/CComponentes eletrônicos de chips IC programáveis de energia
Viso geral da família Spartan-6
Descriço geral
A família Spartan®-6 fornece recursos líderes de integraço de sistemas com o menor custo total para aplicativos de alto volume.A família de treze membros oferece densidades expandidas que variam de 3.840 a 147.443 células lógicas, com metade do consumo de energia das famílias Spartan anteriores e conectividade mais rápida e abrangente.
Construído em uma tecnologia madura de processo de cobre de baixa potência de 45 nm que oferece o equilíbrio ideal entre custo, energia e desempenho, a família Spartan-6 oferece uma nova lógica de tabela de pesquisa (LUT) de 6 entradas e registro duplo mais eficiente e uma rica seleço de blocos integrados no nível do sistema.
Isso inclui RAMs de bloco de 18 Kb (2 x 9 Kb), fatias DSP48A1 de segunda geraço, controladores de memória SDRAM, blocos de gerenciamento de relógio de modo misto aprimorados, tecnologia SelectIO™, blocos de transceptor serial de alta velocidade otimizados para energia, blocos de ponto de extremidade compatíveis com PCI Express®, avançados modos de gerenciamento de energia no nível do sistema, opções de configuraço de detecço automática e segurança IP aprimorada com proteço AES e Device DNA.
Esses recursos fornecem uma alternativa programável de baixo custo para produtos ASIC personalizados com facilidade de uso sem precedentes.Os FPGAs Spartan-6 oferecem a melhor soluço para projetos lógicos de alto volume, projetos DSP voltados para o consumidor e aplicativos embarcados de baixo custo.Os FPGAs Spartan-6 so a base de silício programável para Targeted Design Platforms que fornecem componentes integrados de software e hardware que permitem que os designers se concentrem na inovaço assim que seu ciclo de desenvolvimento começa.Resumo do Spartan-6 FPGA
Características
• Família Spartan-6:
• Spartan-6 LX FPGA: Lógica otimizada
• Spartan-6 LXT FPGA: conectividade serial de alta velocidade
• Projetado para baixo custo
• Múltiplos blocos integrados eficientes
• Seleço otimizada de padrões de E/S
• Almofadas escalonadas
• Embalagens de arame de plástico de alto volume
• Baixa potência estática e dinmica
• Processo de 45 nm otimizado para custo e baixo consumo de energia
• Hibernar modo de desligamento para energia zero
• O modo de suspenso mantém o estado e a configuraço com ativaço de vários pinos, aprimoramento de controle
• Tenso de núcleo de 1,0 V de baixa potência (LX FPGAs, -1L apenas)
• Tenso de núcleo de 1,2 V de alto desempenho (LX e LXT FPGAs, graus de velocidade -2, -3 e -4)
• Bancos de interface SelectIO™ multitenso e multipadro
• Taxa de transferência de dados de até 1.050 Mb/s por E/S diferencial
• Unidade de saída selecionável, até 24 mA por pino
• Padrões e protocolos de 3,3 V a 1,2 VI/O
• Interfaces de memória HSTL e SSTL de baixo custo
• Conformidade com hot swap
• Taxas de variaço de E/S ajustáveis para melhorar a integridade do sinal
• Transceptores seriais GTP de alta velocidade nos FPGAs LXT
• Até 3,125 Gb/s
• Interfaces de alta velocidade
Incluindo:
Serial ATA, Aurora, 1G Ethernet, PCI Express, OBSAI, CPRI, EPON, GPON, DisplayPort e XAUI
• Bloco Endpoint integrado para projetos PCI Express (LXT)
• Suporte de tecnologia PCI® de baixo custo compatível com as especificações de 33 MHz, 32 e 64 bits.
• Fatias DSP48A1 eficientes
• Aritmética de alto desempenho e processamento de sinal
• Multiplicador rápido de 18 x 18 e acumulador de 48 bits
• Capacidade de canalizaço e cascata
• Pré-adicionador para auxiliar aplicações de filtro
• Blocos controladores de memória integrados
• Suporte DDR, DDR2, DDR3 e LPDDR
• Taxas de dados de até 800 Mb/s (largura de banda de pico de 12,8 Gb/s)
• Estrutura de barramento multiporta com FIFO independente para reduzir problemas de tempo de projeto
• Recursos lógicos abundantes com maior capacidade lógica
• Registro de deslocamento opcional ou suporte a RAM distribuído
• LUTs eficientes de 6 entradas melhoram o desempenho e minimizam o consumo de energia
• LUT com flip-flops duplos para aplicações centradas em pipeline
• Block RAM com uma ampla gama de granularidade
• RAM de bloco rápido com ativaço de gravaço de bytes
• Blocos de 18 Kb que podem ser opcionalmente programados como duas RAMs independentes de 9 Kb
• Bloco de gerenciamento de relógio (CMT) para desempenho aprimorado
• Baixo ruído, clock flexível
• Os gerenciadores de relógio digital (DCMs) eliminam a distorço do relógio e do ciclo de trabalho
• Loops com bloqueio de fase (PLLs) para clock de baixo jitter
• Síntese de frequência com multiplicaço, diviso e mudança de fase simultneas
• Dezesseis redes de relógio globais de baixa inclinaço
• Configuraço simplificada, compatível com padrões de baixo custo
• Configuraço de detecço automática de 2 pinos
• Ampla SPI de terceiros (até x4) e suporte a flash NOR
• Rico em recursos Xilinx Platform Flash com JTAG
• Suporte MultiBoot para atualizaço remota com múltiplos bitstreams, usando proteço watchdog
• Segurança aprimorada para proteço de design
• Identificador de DNA de dispositivo exclusivo para autenticaço de design
• Criptografia AES bitstream nos dispositivos maiores
• Processamento integrado mais rápido com processador leve MicroBlaze™ aprimorado e de baixo custo
• Projetos de referência e IP líderes do setor
Resumo do recurso Spartan-6 FPGA
Tabela 1: Resumo dos recursos do Spartan-6 FPGA por dispositivo
Dispositivo | Células lógicas | Fatias | Sandálias de dedo | RAM máxima distribuída (kb) | Fatias DSP48A1 | 18 KB | Máx. (Kb) | CMTs | Blocos do Controlador de Memória (Máx.) | Blocos de endpoint para PCI Express | Máximo de transceptores GTP | Total de bancos de E/S | Usuário Máximo |
XC6SLX4 | 3.840 | 600 | 4.800 | 75 | 8 | 12 | 216 | 2 | 0 | 0 | 0 | 4 | 132 |
XC6SLX9 | 9.152 | 1.430 | 11.400 | 90 | 16 | 32 | 576 | 2 | 2 | 0 | 0 | 4 | 200 |
XC6SLX16 | 14.579 | 2.278 | 18.244 | 136 | 32 | 32 | 576 | 2 | 2 | 0 | 0 | 4 | 232 |
XC6SLX25 | 24.051 | 3.758 | 30.064 | 229 | 38 | 52 | 936 | 2 | 2 | 0 | 0 | 4 | 266 |
XC6SLX45 | 43.661 | 6.822 | 54.576 | 401 | 58 | 116 | 2088 | 4 | 2 | 0 | 0 | 4 | 358 |
XC6SLX75 | 74.637 | 11.662 | 93.296 | 692 | 132 | 172 | 3096 | 6 | 4 | 0 | 0 | 6 | 408 |
XC6SLX100 | 101.261 | 15.822 | 125.676 | 976 | 180 | 268 | 4824 | 6 | 4 | 0 | 0 | 6 | 480 |
XC6SLX150 | 147.443 | 23.038 | 184.304 | 1355 | 180 | 268 | 4824 | 6 | 4 | 4 | 0 | 0 | 6 |
567XC6S LX25T | 24.051 | 3.758 | 30.064 | 229 | 38 | 52 | 936 | 2 | 2 | 1 | 2 | 4 | 250 |
XC6SLX45T | 43.661 | 6.822 | 54.576 | 401 | 58 | 116 | 2088 | 4 | 2 | 1 | 4 | 4 | 296 |
XC6SLX75T | 74.637 | 11.622 | 93.296 | 692 | 132 | 172 | 3096 | 6 | 4 | 1 | 8 | 6 | 348 |
XC6SLX100T | 101.261 | 15.822 | 126.576 | 976 | 180 | 268 | 4824 | 6 | 4 | 1 | 8 | 6 | 498 |
XC6SLX150T | 147.443 | 23.038 | 184.304 | 1355 | 180 | 268 | 4824 | 6 | 4 | 1 | 8 | 6 | 540 |
Notas:1. As classificações da célula lógica FPGA Spartan-6 refletem a maior capacidade da célula lógica oferecida pela nova arquitetura LUT de 6 entradas.
2. Cada fatia FPGA Spartan-6 contém quatro LUTs e oito flip-flops.
3. Cada fatia DSP48A1 contém um multiplicador de 18 x 18, um somador e um acumulador.
4. Block RAMs têm fundamentalmente 18 Kb de tamanho.Cada bloco também pode ser usado como dois blocos independentes de 9 Kb.
5. Cada CMT contém dois DCMs e um PLL.
Combinações de pacote de dispositivo FPGA Spartan-6 e E/S disponíveis
Notas:
1. No há controlador de memória nos dispositivos desses pacotes.
2. O suporte ao bloco do controlador de memória é x8 nos dispositivos XC6SLX9 e XC6SLX16 no pacote CSG225.No há controlador de memória no XC6SLX4.
3. Esses dispositivos esto disponíveis em pacotes Pb e sem Pb (G adicional) como opções de pedido padro.
4. Esses pacotes suportam dois dos quatro controladores de memória nos dispositivos XC6SLX75, XC6SLX75T, XC6SLX100, XC6SLX100T, XC6SLX150 e XC6SLX150T.