

Add to Cart
Características
■ Dispositivos lógicos programáveis (PLDs) baseados em EEPROM de alto desempenho baseados na arquitetura MAX® de segunda geraço
■ Programaço no sistema de 5,0 V (ISP) por meio do IEEE Std.1149.1 Interface Joint Test Action Group (JTAG) disponível em dispositivos MAX 7000S – circuito ISP compatível com IEEE Std.1532
■ Inclui dispositivos MAX 7000 de 5,0 V e dispositivos MAX 7000S baseados em ISP de 5,0 V
■ Circuito de teste de varredura de limite JTAG (BST) integrado em dispositivos MAX7000S com 128 ou mais macrocélulas
■ Família EPLD completa com densidades lógicas variando de 600 a 5.000 portas utilizáveis (consulte as Tabelas 1 e 2)
■ Atrasos lógicos pino a pino de 5 ns com frequências de contador de até 175,4 MHz (incluindo interconexo)
■ Dispositivos compatíveis com PCI disponíveis
Figura 1. Diagrama de blocos do dispositivo EPM7032, EPM7064 e EPM7096
Projeto de segurança
Todos os dispositivos MAX 7000 contêm um bit de segurança programável que controla o acesso aos dados programados no dispositivo.Quando este bit é programado, um design proprietário implementado no dispositivo no pode ser copiado ou recuperado.Este recurso fornece um alto nível de segurança de projeto porque os dados programados nas células EEPROM so invisíveis.O bit de segurança que controla esta funço, assim como todos os outros dados programados, é zerado somente quando o dispositivo é reprogramado.