Chips IC programáveis ​​de potência XC6SLX100-3FGG484C Visão geral da família Spartan-6

Number modelo:XC6SLX100-3FGG484C
Lugar de origem:Taiwan
Quantidade de ordem mínima:5pcs
Termos do pagamento:T/T, Western Union, Paypal
Capacidade da fonte:285PCS
Prazo de entrega:1 dia
Contate

Add to Cart

Dos Estados-activa
Shenzhen China
Endereço: Sala 1204, construção internacional de Dingcheng, ZhenHua Road, distrito de Futian, Shenzhen, China.
Fornecedor do último login vezes: No 48 Horas
Detalhes do produto Perfil da empresa
Detalhes do produto

Chips IC programáveis ​​de potência XC6SLX100-3FGG484C Viso geral da família Spartan-6


XC6SLX100-3FGG484CViso geral da família Spartan-6


Descriço geral


A família Spartan®-6 fornece recursos líderes de integraço de sistemas com o menor custo total para aplicativos de alto volume.A família de treze membros oferece densidades expandidas que variam de 3.840 a 147.443 células lógicas, com metade do consumo de energia das famílias Spartan anteriores e conectividade mais rápida e abrangente.Construído em uma tecnologia madura de processo de cobre de baixa potência de 45 nm que oferece o equilíbrio ideal entre custo, energia e desempenho, a família Spartan-6 oferece uma nova lógica de tabela de pesquisa (LUT) de 6 entradas e registro duplo mais eficiente e uma rica seleço de blocos integrados no nível do sistema.Isso inclui RAMs de bloco de 18 Kb (2 x 9 Kb), fatias DSP48A1 de segunda geraço, controladores de memória SDRAM, blocos de gerenciamento de relógio de modo misto aprimorados, tecnologia SelectIO™, blocos de transceptor serial de alta velocidade otimizados para energia, blocos de ponto de extremidade compatíveis com PCI Express®, avançados modos de gerenciamento de energia no nível do sistema, opções de configuraço de detecço automática e segurança IP aprimorada com proteço AES e Device DNA.Esses recursos fornecem uma alternativa programável de baixo custo para produtos ASIC personalizados com facilidade de uso sem precedentes.Os FPGAs Spartan-6 oferecem a melhor soluço para projetos lógicos de alto volume, projetos DSP voltados para o consumidor e aplicativos embarcados de baixo custo.Os FPGAs Spartan-6 so a base de silício programável para Targeted Design Platforms que fornecem componentes integrados de software e hardware que permitem que os designers se concentrem na inovaço assim que seu ciclo de desenvolvimento começa.Resumo do Spartan-6 FPGA


Características


• Família Spartan-6:

• Spartan-6 LX FPGA: Lógica otimizada

• Spartan-6 LXT FPGA: conectividade serial de alta velocidade

• Projetado para baixo custo

• Múltiplos blocos integrados eficientes

• Seleço otimizada de padrões de E/S

• Almofadas escalonadas

• Embalagens de arame de plástico de alto volume

• Baixa potência estática e dinmica

• Processo de 45 nm otimizado para custo e baixo consumo de energia

• Hibernar modo de desligamento para energia zero

• O modo de suspenso mantém o estado e a configuraço com ativaço de vários pinos, aprimoramento de controle

• Tenso de núcleo de 1,0 V de baixa potência (LX FPGAs, -1L apenas)

• Tenso de núcleo de 1,2 V de alto desempenho (LX e LXT FPGAs, graus de velocidade -2, -3 e -4)

• Bancos de interface SelectIO™ multitenso e multipadro

• Taxa de transferência de dados de até 1.050 Mb/s por E/S diferencial

• Unidade de saída selecionável, até 24 mA por pino

• Padrões e protocolos de 3,3 V a 1,2 VI/O

• Interfaces de memória HSTL e SSTL de baixo custo

• Conformidade com hot swap

• Taxas de variaço de E/S ajustáveis ​​para melhorar a integridade do sinal

• Transceptores seriais GTP de alta velocidade nos FPGAs LXT

• Até 3,125 Gb/s

• Interfaces de alta velocidade


Incluindo: Serial ATA, Aurora, 1G Ethernet, PCI Express, OBSAI, CPRI, EPON, GPON, DisplayPort e XAUI • Bloco Endpoint integrado para projetos PCI Express (LXT) • Suporte de tecnologia PCI® de baixo custo compatível com 33 MHz, 32 - e especificaço de 64 bits.• Slices DSP48A1 eficientes • Processamento aritmético e de sinal de alto desempenho • Multiplicador rápido de 18 x 18 e acumulador de 48 bits • Capacidade de pipelining e cascata • Pré-adicionador para auxiliar aplicações de filtro • Blocos controladores de memória integrados • DDR, DDR2, DDR3 e LPDDR suporte • Taxas de dados de até 800 Mb/s (largura de banda de pico de 12,8 Gb/s) • Estrutura de barramento multiporta com FIFO independente para reduzir problemas de temporizaço do projeto • Recursos lógicos abundantes com maior capacidade lógica • Registro de deslocamento opcional ou suporte a RAM distribuído • Eficiente LUTs de 6 entradas melhoram o desempenho e minimizam o consumo de energia • LUT com flip-flops duplos para aplicações centralizadas em pipeline • RAM de bloco com uma ampla gama de granularidade • RAM de bloco rápido com ativaço de gravaço de byte • Blocos de 18 Kb que podem ser opcionalmente programados como dois 9 independentes RAMs de bloco de Kb • Clock Management Tile (CMT) para desempenho aprimorado • Baixo ruído, clocking flexível • Digital Clock Managers (DCMs) eliminam a distorço do clock e do ciclo de trabalho • Phase-Locked Loops (PLLs) para clocking de baixo jitter • Síntese de frequência com multiplicaço, diviso e mudança de fase simultneas • Dezesseis redes de relógio global de baixa inclinaço • Configuraço simplificada, suporta padrões de baixo custo • Configuraço de detecço automática de 2 pinos • Ampla SPI de terceiros (até x4) e suporte a flash NOR • Recurso rich Xilinx Platform Flash com JTAG • Suporte MultiBoot para atualizaço remota com múltiplos bitstreams, usando proteço watchdog • Segurança aprimorada para proteço de design • Identificador de DNA de dispositivo exclusivo para autenticaço de design • Criptografia AES bitstream nos dispositivos maiores • Processamento integrado mais rápido com baixo custo aprimorado , processador leve MicroBlaze™ • IP líder do setor e projetos de referência


Resumo do recurso Spartan-6 FPGA

Tabela 1: Resumo dos recursos do Spartan-6 FPGA por dispositivo

DispositivoCélulas lógicasFatiasSandálias de dedoRAM máxima distribuída (kb)Fatias DSP48A118 KBMáx. (Kb)CMTsBlocos do Controlador de Memória (Máx.)Blocos de endpoint para PCI ExpressMáximo de transceptores GTPTotal de bancos de E/SUsuário Máximo
XC6SLX43.8406004.8007581221620004132
XC6SLX99.1521.43011.40090163257622004200
XC6SLX1614.5792.27818.244136323257622004232
XC6SLX2524.0513.75830.064229385293622004266
XC6SLX4543.6616.82254.57640158116208842004358
XC6SLX7574.63711.66293.296692132172309664006408
XC6SLX100101.26115.822125.676976180268482464006480
XC6SLX150147.44323.038184.30413551802684824644006
567XC6S LX25T24.0513.75830.064229385293622124250
XC6SLX45T43.6616.82254.57640158116208842144296
XC6SLX75T74.63711.62293.296692132172309664186348
XC6SLX100T101.26115.822126.576976180268482464186498
XC6SLX150T147.44323.038184.3041355180268482464186540

Notas:1. As classificações da célula lógica FPGA Spartan-6 refletem a maior capacidade da célula lógica oferecida pela nova arquitetura LUT de 6 entradas.

2. Cada fatia FPGA Spartan-6 contém quatro LUTs e oito flip-flops.

3. Cada fatia DSP48A1 contém um multiplicador de 18 x 18, um somador e um acumulador.

4. Block RAMs têm fundamentalmente 18 Kb de tamanho.Cada bloco também pode ser usado como dois blocos independentes de 9 Kb.

5. Cada CMT contém dois DCMs e um PLL.


Combinações de pacote de dispositivo FPGA Spartan-6 e E/S disponíveis


Tabela 2: Combinações de pacote de dispositivos Spartan-6 e máximo de E/S disponíveis


Notas:

1. No há controlador de memória nos dispositivos desses pacotes.

2. O suporte ao bloco do controlador de memória é x8 nos dispositivos XC6SLX9 e XC6SLX16 no pacote CSG225.No há controlador de memória no XC6SLX4.

3. Esses dispositivos esto disponíveis em pacotes Pb e sem Pb (G adicional) como opções de pedido padro.

4. Esses pacotes suportam dois dos quatro controladores de memória nos dispositivos XC6SLX75, XC6SLX75T, XC6SLX100, XC6SLX100T, XC6SLX150 e XC6SLX150T.


China Chips IC programáveis ​​de potência XC6SLX100-3FGG484C Visão geral da família Spartan-6 supplier

Chips IC programáveis ​​de potência XC6SLX100-3FGG484C Visão geral da família Spartan-6

Inquiry Cart 0