Chip de circuito integrado AT28C256-15PU 256K (32K x 8) EEPROM paralelo paginado

AT28C256-15PU Chip Integrado 256K (32K x 8) EEPROM Paralelo Paginado

Características

Tempo de acesso de leitura rápida - 150 ns

Operaço automática de gravaço de página – Endereço interno e travas de dados para 64 bytes – Temporizador de controle interno

Tempos de ciclo de gravaço rápidos – Tempo de ciclo de gravaço de página: 3 ms ou 10 ms no máximo – Operaço de gravaço de página de 1 a 64 bytes

Dissipaço de baixa potência – 50 mA de corrente ativa – 200 µA de corrente de espera CMOS

Proteço de dados de hardware e software

Pesquisa de DADOS para Detecço de Final de Gravaço

Tecnologia CMOS de alta confiabilidade – Resistência: 104 ou 105 ciclos – Retenço de dados: 10 anos

Alimentaço única de 5V ± 10%

Entradas e saídas compatíveis com CMOS e TTL

Pinagem de byte aprovada por JEDEC

Faixas completas de temperatura militar e industrial

Opço de Embalagem Verde (Sem Pb/Haleto)

1. Descriço

O AT28C256 é uma memória somente leitura programável e apagável eletricamente de alto desempenho.Seus 256K de memória so organizados em 32.768 palavras por 8 bits.Fabricado com a avançada tecnologia CMOS no volátil da Atmel, o dispositivo oferece tempos de acesso de até 150 ns com dissipaço de energia de apenas 440 mW.Quando o dispositivo é desmarcado, a corrente de espera do CMOS é inferior a 200 µA.O AT28C256 é acessado como uma RAM estática para o ciclo de leitura ou gravaço sem a necessidade de componentes externos.O dispositivo contém um registrador de página de 64 bytes para permitir a escrita de até 64 bytes simultaneamente.Durante um ciclo de gravaço, os endereços e 1 a 64 bytes de dados so travados internamente, liberando o endereço e o barramento de dados para outras operações.Após o início de um ciclo de gravaço, o dispositivo gravará automaticamente os dados bloqueados usando um temporizador de controle interno.O fim de um ciclo de gravaço pode ser detectado pelo DATA Polling de I/O7.Uma vez detectado o fim de um ciclo de gravaço, um novo acesso para uma leitura ou gravaço pode começar.O AT28C256 da Atmel possui recursos adicionais para garantir alta qualidade e capacidade de fabricaço.O dispositivo utiliza correço de erro interno para resistência estendida e características de retenço de dados aprimoradas.Um mecanismo opcional de proteço de dados de software está disponível para proteço contra gravações inadvertidas.O dispositivo também inclui 64 bytes extras de EEPROM para identificaço ou rastreamento do dispositivo.

2. Configurações de pinos

4. Operaço do dispositivo

4.1 Leia

O AT28C256 é acessado como uma RAM estática.Quando CE e OE so baixos e WE é alto, os dados armazenados no local da memória determinado pelos pinos de endereço so declarados nas saídas.As saídas so colocadas no estado de alta impedncia quando CE ou OE é alto.Este controle de linha dupla dá aos projetistas flexibilidade na prevenço de contenço de barramento em seu sistema.

4.2 Gravaço de bytes

Um pulso baixo na entrada WE ou CE com CE ou WE baixo (respectivamente) e OE alto inicia um ciclo de gravaço.O endereço é travado na borda descendente de CE ou WE, o que ocorrer por último.Os dados so travados pela primeira borda de subida de CE ou WE.Uma vez iniciada a gravaço de um byte, ela será automaticamente cronometrada até a concluso.Uma vez que uma operaço de programaço tenha sido iniciada e pela duraço de tWC, uma operaço de leitura será efetivamente uma operaço de polling.

4.3 Gravaço de página

A operaço de gravaço de página do AT28C256 permite que 1 a 64 bytes de dados sejam gravados no dispositivo durante um único período de programaço interna.Uma operaço de gravaço de página é iniciada da mesma maneira que uma gravaço de byte;o primeiro byte escrito pode ento ser seguido por 1 a 63 bytes adicionais.Cada byte sucessivo deve ser escrito dentro de 150 µs (tBLC) do byte anterior.Se o limite tBLC for excedido, o AT28C256 deixará de aceitar dados e iniciará a operaço de programaço interna.Todos os bytes durante uma operaço de gravaço de página devem residir na mesma página conforme definido pelo estado das entradas A6 - A14.Para cada transiço de alto para baixo de WE durante a operaço de gravaço de página, A6 - A14 deve ser o mesmo.As entradas A0 a A5 so usadas para especificar quais bytes dentro da página devem ser escritos.Os bytes podem ser carregados em qualquer ordem e podem ser alterados dentro do mesmo período de carregamento.Somente os bytes especificados para gravaço sero gravados;o ciclo desnecessário de outros bytes dentro da página no ocorre.

4.4 Pesquisa de DADOS

O AT28C256 possui DATA Polling para indicar o final de um ciclo de gravaço.Durante um ciclo de escrita de byte ou página, uma tentativa de leitura do último byte escrito resultará no complemento dos dados escritos a serem apresentados no I/O7.Após a concluso do ciclo de gravaço, os dados verdadeiros so válidos em todas as saídas e o próximo ciclo de gravaço pode começar.A pesquisa de dados pode começar a qualquer momento durante o ciclo de gravaço

4.5 Bit de alternncia

Além do DATA Polling, o AT28C256 fornece outro método para determinar o final de um ciclo de gravaço.Durante a operaço de gravaço, tentativas sucessivas de ler dados do dispositivo resultaro na alternncia de I/O6 entre um e zero.Depois que a gravaço for concluída, o I/O6 parará de alternar e os dados válidos sero lidos.A leitura do bit de alternncia pode começar a qualquer momento durante o ciclo de gravaço.

4.6 Proteço de Dados

Se no forem tomadas precauções, podero ocorrer gravações inadvertidas durante as transições da fonte de alimentaço do sistema host.A Atmel incorporou recursos de hardware e software que protegero a memória contra gravações acidentais.

4.6.1 Proteço de Hardware

Os recursos de hardware protegem contra gravações acidentais no AT28C256 das seguintes maneiras: (a) detecço de VCC – se VCC estiver abaixo de 3,8 V (típico), a funço de gravaço é inibida;(b) Atraso de inicializaço do VCC – uma vez que o VCC tenha atingido 3,8 V, o dispositivo automaticamente atingirá o tempo limite de 5 ms (típico) antes de permitir uma gravaço;(c) inibiço de gravaço – manter qualquer um de OE baixo, CE alto ou WE alto inibe os ciclos de gravaço;e (d) filtro de ruído – pulsos de menos de 15 ns (típico) nas entradas WE ou CE no iniciaro um ciclo de gravaço.

4.6.2 Proteço de dados de software

Um recurso de proteço de dados controlado por software foi implementado no AT28C256.Quando habilitada, a proteço de dados de software (SDP) impedirá gravações inadvertidas.O recurso SDP pode ser habilitado ou desabilitado pelo usuário;o AT28C256 é fornecido pela Atmel com o SDP desativado.

O SDP é habilitado pelo sistema host emitindo uma série de três comandos de gravaço;três bytes específicos de dados so gravados em três endereços específicos (consulte o algoritmo “Proteço de dados de software”).Depois de escrever a sequência de comando de 3 bytes e depois de tWC, todo o AT28C256 será protegido contra operações de gravaço inadvertida.Deve-se observar que, uma vez protegido, o host ainda pode executar uma gravaço de byte ou página no AT28C256.Isso é feito precedendo os dados a serem gravados pela mesma sequência de comandos de 3 bytes usada para habilitar o SDP.

Depois de definido, o SDP permanecerá ativo, a menos que a sequência de comando de desativaço seja emitida.As transições de energia no desativam o SDP e o SDP protegerá o AT28C256 durante as condições de inicializaço e desligamento.Todas as sequências de comando devem estar em conformidade com as especificações de tempo de gravaço da página.Os dados nas sequências de comandos de ativaço e desativaço no so gravados no dispositivo e os endereços de memória usados ​​na sequência podem ser gravados com dados em uma operaço de gravaço de página ou byte.

Depois de definir o SDP, qualquer tentativa de gravar no dispositivo sem a sequência de comandos de 3 bytes iniciará os temporizadores de gravaço internos.Nenhum dado será gravado no dispositivo;no entanto, durante o tWC, as operações de leitura sero efetivamente operações de pesquisa.4.7 Identificaço do dispositivo Um extra de 64 bytes de memória EEPROM está disponível para o usuário identificar o dispositivo.Aumentando A9 para 12V ± 0,5V e usando as localizações de endereço 7FC0H a 7FFFH, os bytes adicionais podem ser escritos ou lidos da mesma maneira que a matriz de memória regular.

4.8 Modo de Apagamento de Chip Opcional

Todo o dispositivo pode ser apagado usando um código de software de 6 bytes.Consulte a nota de aplicaço “Software Chip Erase” para obter detalhes

Oferta de venda quente!!!

O GRUPO de CHONGMING (HK) CO. INTERNACIONAL, LTD. localizou em Hong Kong e em Shenzhen. Nós somos um distribuidor independente de componentes eletrônicos, estabelecido em 2008. COMO uma empresa rápida crescente, o GRUPO do CM é ilustre para que seus eficiência da mundo-classe, serviços excelentes, e capacidade extraordinária forneça os componentes eletrônicos que so dificeis de encontrar e mesmo obsoletos. Nós tomamos o orgulho em nossos inovaço, confiança e serviço, especialmente no mercado do semicondutor.
Nossos tipos da distribuiço incluem XILINX, ALTERA, ATMEL, INFINEON, ST, SAMSUNG, TEXAS INSTRUMENTS, SOBRE, TOSHIBA, NXP, MICROCHIP, CYPRESS, FREESCALE, etc. Nós distribuímos sobre 200.000 produtos que variam dos semicondutores aos resistores, capacitores, diodos, indutores, conectores, transistor, sensores e assim por diante.
Nossa misso é encontrar e exceder todos os expecations do que nós fornecemos aos clientes.