SN75C3243DW Chip de Circuito Integrado circuitos integrados digitais lineares

Number modelo:SN75C3243DW
Lugar de origem:Fábrica original
Quantidade de ordem mínima:10pcs
Termos do pagamento:T/T, Western Union, Paypal
Capacidade da fonte:7600pcs
Prazo de entrega:1 dia
Contate

Add to Cart

Dos Estados-activa
Shenzhen China
Endereço: Sala 1204, construção internacional de Dingcheng, ZhenHua Road, distrito de Futian, Shenzhen, China.
Fornecedor do último login vezes: No 48 Horas
Detalhes do produto Perfil da empresa
Detalhes do produto

Oferta de Ações (Venda a Quente)

Número da peçaQuantidadeMarcaD/CPacote
J3306501FAIRCHILD15+TO-220F
J5059409VISHAY15+TO-92
JAN2N30195795MOT75+CAN-3
JCS4N60FB10225HF14+TO-220F
JG82852GME SL8D72308INTEL15+BGA
JKM-0008NL4769PULSO13+RJ45
JS28F128J3D755346INTEL10+TSOP
K10A60D4103TOSHIBA12+TO-220F
K13A65U6137TOSHIBA14+TO-220F
K30A-Y27000TOSHIBA16+TO-92
K30H603936416+TO-247
K4S641632H-TC7514390SAMSUNG14+TSOP-54
K6R4008V1D-KI103911SAMSUNG96+SOJ-36
K9F1G08UOD-SCBO1349SAMSUNG14+TSOP-48
K9F4G08UOD-PCBO1887SAMSUNG11+TSOP-48
KA317TU11558FSC10+TO-220
KA43150000FSC03+TO-92
KA5M0365RTU7669FAIRCHILD13+TO-220
KA7805ETU69000FSC16+TO-220
KA7815ETU28000FSC13+TO-220
KA8602B16544SAMSUNG96+DIP-8
KBL08-E4/517205VISHAY14+KBL
KBP31020000setembro15+MERGULHAR
KBPC35109925setembro14+KBPC
KC778B8621KC16+POP
KC8279P2959ARQUIVO11+MERGULHAR
KLM8G1WEPD-B0311910SAMSUNG15+FBGA
KM62256CLG-7L4887SAMSUNG09+SOP-28
KPT-2012EC12000KINGBRIGH13+LIDERADO
KPTB-1612SURKCGKC46000KINGBRIGH16+SMD

SN65C3243, SN75C3243

DRIVERS/RECEPTORES DE LINHA RS232 COMPATÍVEIS COM MULTICHANNEL DE 3V A 5,5V


  • Operar com alimentaço VCC de 3 V a 5,5 V
  • Saída do Receptor No Inversor Sempre Ativa (ROUT2B)
  • Baixa corrente de espera...1 µA típico
  • Capacitores Externos...4 × 0,1 µF
  • Aceite entrada lógica de 5 V com alimentaço de 3,3 V

  • Interoperável com SN65C3238, SN75C3238
  • Operaço de suporte de 250 kbit/s a 1 Mbit/s
  • A proteço ESD do pino de barramento RS-232 excede ± 15 kV usando o modelo de corpo humano (HBM)
  • O desempenho de travamento excede 100 mA por JESD 78, Classe II
  • Formulários
    • − Sistemas alimentados por bateria, PDAs, notebooks, laptops, palmtops e equipamentos portáteis

descriço

O SN65C3243 e o SN75C3243 consistem em três drivers de linha, cinco receptores de linha e um circuito de bomba de carga dupla com proteço ESD de ±15 kV pino a pino (pinos de conexo de porta serial, incluindo GND).Esses dispositivos fornecem a interface elétrica entre um controlador de comunicaço assíncrona e o conector da porta serial.


A bomba de carga e quatro pequenos capacitores externos permitem a operaço com uma única fonte de 3 V a 5,5 V.Além disso, esses dispositivos incluem uma saída no inversora sempre ativa (ROUT2B), que permite que os aplicativos que usam o indicador de anel transmitam dados enquanto os dispositivos esto desligados.Os dispositivos operam com taxas de sinalizaço de dados de até 1 Mbit/s e uma faixa de taxa de variaço aumentada de 24 V/µs a 150 V/µs.


Opções de controle flexíveis para gerenciamento de energia esto disponíveis quando a porta serial está inativa.O recurso de desligamento automático funciona quando FORCEON está baixo e FORCEOFF está alto.Durante este modo de operaço, se os dispositivos no detectam um sinal RS-232 válido, as saídas do driver so desabilitadas.


Se FORCEOFF for definido como baixo, os drivers e receptores (exceto ROUT2B) so desligados e a corrente de alimentaço é reduzida para 1 µA.Desconectar a porta serial ou desligar os drivers periféricos faz com que ocorra a condiço de desligamento automático.


O desligamento automático pode ser desabilitado quando FORCEON e FORCEOFF estiverem altos e deve ser feito ao controlar um mouse serial.Com o desligamento automático ativado, o dispositivo é ativado automaticamente quando um sinal válido é aplicado a qualquer entrada do receptor.


A saída INVALID é usada para notificar o usuário se um sinal RS-232 estiver presente em qualquer entrada do receptor.INVALID é alto (dados válidos) se qualquer tenso de entrada do receptor for maior que 2,7 V ou menor que -2,7 V ou estiver entre -0,3 V e 0,3 V por menos de 30 µs.INVALID é baixo (dados inválidos) se todas as tensões de entrada do receptor estiverem entre −0,3 V e 0,3 V por mais de 30 µs.Consulte a Figura 5 para obter os níveis de entrada do receptor.


classificações máximas absolutas sobre a faixa de temperatura operacional ao ar livre (a menos que indicado de outra forma)†

Faixa de tenso de alimentaço, VCC(ver Nota 1) ..................................−0,3 V a 6 V

Faixa de tenso de alimentaço de saída positiva, V+ (consulte a Nota 1).......................−0,3 V a 7 V

Faixa de tenso de alimentaço de saída negativa, V− (consulte a Nota 1) .......................0,3 V a -7 V

Diferença de tenso de alimentaço, V+ − V− (ver Nota 1) ..................................13 V

Faixa de tenso de entrada, VEU: Motorista (FORCEOFF, FORCEON) .....................−0,3 V a 6 V

Receptor .......................................−25 V a 25 V

Faixa de tenso de saída, VO: Motorista ......................................−13,2 V a 13,2 V

Impedncia térmica do pacote, θJA(ver Notas 2 e 3): DB package ..................62°C/W

pacote DW..................46°C/W

Pacote PW..................62°C/W

Temperatura operacional da junço virtual, TJ........................................150°C

Faixa de temperatura de armazenamento, Tstg .......................................−65°C a 150°C

† Estresses além dos listados em “classificações máximas absolutas” podem causar danos permanentes ao dispositivo.Estas so apenas classificações de estresse, e a operaço funcional do dispositivo nessas ou em quaisquer outras condições além das indicadas em “condições operacionais recomendadas” no está implícita.A exposiço a condições de classificaço máxima absoluta por períodos prolongados pode afetar a confiabilidade do dispositivo.

NOTAS:

1. Todas as tensões so relativas rede GND.

2. A dissipaço máxima de energia é uma funço de TJ(max), θJA e TA.A dissipaço de potência máxima permitida em qualquer temperatura ambiente permitida é PD = (TJ(max) − TA)/θJA.Operar no TJ máximo absoluto de 150°C pode afetar a confiabilidade.

3. A impedncia térmica do pacote é calculada de acordo com JESD 51-7.


PACOTE DB, DW OU PW (VISTA SUPERIOR)


diagrama lógico (lógica positiva)


China SN75C3243DW Chip de Circuito Integrado circuitos integrados digitais lineares supplier

SN75C3243DW Chip de Circuito Integrado circuitos integrados digitais lineares

Inquiry Cart 0