Flip-flop JK duplo com reset, gatilho de borda negativa 74HC107N,652

Number modelo:74HC107N
Lugar de origem:Fábrica original
Quantidade de ordem mínima:20pcs
Termos do pagamento:T/T, Western Union, Paypal
Capacidade da fonte:20000pcs
Prazo de entrega:1 dia
Contate

Add to Cart

Dos Estados-activa
Shenzhen China
Endereço: Sala 1204, construção internacional de Dingcheng, ZhenHua Road, distrito de Futian, Shenzhen, China.
Fornecedor do último login vezes: No 48 Horas
Detalhes do produto Perfil da empresa
Detalhes do produto

CARACTERÍSTICAS

• Capacidade de saída: padro

• EUCCcategoria: flip-flop


DESCRIÇO GERAL


O 74HC/HCT107 so dispositivos Si-gate CMOS de alta velocidade

e so compatíveis com pinos Schottky TTL de baixa potência

(LSTTL).Eles so especificados em conformidade com JEDEC

nº padro7A.


O 74HC/HCT107 so acionados por borda negativa dupla

Flip-flops do tipo JK apresentando J, K, clock (nCP) e

entradas de reset (nR);também saídas Q e Q complementares.


As entradas J e K devem estar estáveis ​​um tempo de configuraço antes de

a transiço de clock HIGH-to-LOW para previsíveis

Operaço.


O reset (nR) é uma entrada BAIXA ativa assíncrona.

Quando em nível BAIXO, sobrepõe o clock e as entradas de dados, forçando

a saída Q BAIXA e a saída Q ALTA.


A aço Schmitt-trigger na entrada do relógio torna o circuito

altamente tolerante a tempos de subida e descida de clock mais lentos.


DADOS DE REFERÊNCIA RÁPIDA

GND = 0 V;Tamb= 25°C;tr= tf= 6ns

SÍMBOLOPARMETROCONDIÇÕESTÍPICAUNIDADE
CHCHT
tPHL/ tPLH

atraso de propagaço

nCP para nQ

nCP para nQ

nR a nQ, nQ

Ceu= 15 pF;

VCC= 5 V


16

16

16


16

18

17


ns

ns

ns

fmáximofreqência máxima do relógio7873MHz
CEUcapacitncia de entrada3.53.5pF
CDPcapacitncia de dissipaço de energia por flip-flopnotas 1 e 23030pF

Notas


1. CDPé usado para determinar a dissipaço de energia dinmica (PDem µW):

PD= CDP× VCC2× fi + ∑ (Ceu× VCC2× fo) onde:

feu= frequência de entrada em MHz

fo= frequência de saída em MHz

∑ (Ceu× VCC2× fo) = soma das saídas

Ceu= capacitncia de carga de saída em pF

VCC= tenso de alimentaço em V


2. Para HC a condiço é VEU= GND a VCC

Para HCT a condiço é VEU= GND a VCC− 1,5 V.


DESCRIÇO DO PIN

Nº PINSÍMBOLONOME E FUNÇO

1, 8, 4, 11

2, 6

3, 5

7

12, 9

13, 10

14

1J, 2J, 1K, 2K

1T, 2T

1T, 2T

GND

1PC, 2CP

1R, 2R

VCC

entradas síncronas;flip-flops 1 e 2

saídas de flip-flop complementares

saídas flip-flop verdadeiras

terra (0 V)

entrada de clock (ALTO para BAIXO, acionado por borda)

entradas de reinicializaço assíncronas (BAIXO ativo)

tenso de alimentaço positiva


China Flip-flop JK duplo com reset, gatilho de borda negativa 74HC107N,652 supplier

Flip-flop JK duplo com reset, gatilho de borda negativa 74HC107N,652

Inquiry Cart 0