Capacidade da etapa do fechamento da unidade do microcontrolador de AM2634-Q1 MCU

AM2634-Q1

Núcleos do processador:

• Braço Cortex-R5F MCU único, duplo, e do quadrilátero-núcleo com cada núcleo que corre até 400 megahertz
  • Eu-esconderijo 16KB com a CCE 64-bit pelo núcleo do processador central
  • D-esconderijo 16KB com a CCE de 32 bits pelo núcleo do processador central
  • 64KB Apertado-acoplou a memória (TCM) com a CCE do bocado de 32 ‑ por cada núcleo de R5F
  • capacidade da Fechamento-etapa

Subsistema da memória:

• 2MB da Em-microplaqueta RAM (OCSRAM)
  • 4 bancos x 512KB
  • Proteço de erro da CCE
  • Motor interno do acesso direto da memória dos apoios

Conectividade industrial:

• unidade programável do tempo real do Duplo-núcleo e subsistema de comunicaço industrial (PRU_ICSSM) que permitem protocolos de comunicaço ou relações de controlo do motor industriais:
  • EtherCAT
  • PROFINET
  • EtherNET/IP™
  • IO-relaço
  • Feedback do codificador
  • Entrada/saída de uso geral (GPIO)

Detecço & atuaço:

• Subsistema do controle de tempo real (CONTROLSS)
• comparadores 20x análogos com referência programável de DAC (CMPSS)
• conversores analógicos-numéricos sucessivos do registro da aproximaço do bocado 5x 12 (SAR) (CAD)
  • Até 4 MSPS pelo CAD
  • 6 entradas selecionáveis pelo CAD
  • Configurável como entradas único-terminadas ou diferenciais
• 1x 12 bocado DAC com saída protegida
• 32x aumentou os módulos de alta resoluço de PWM (EHRPWM)
  • Estenda a definiço de tempo do PWM comparado a EPWM
  • Saídas único-terminadas ou diferenciais do apoio
• 10x aumentou os módulos da captaço (ECAP)
• 3x aumentou os módulos do pulso do codificador da quadratura (EQEP)
• módulos de filtro do Sigma-delta 2x (SDFM) cada um que apoia até 4 canais
• Barra transversal multiplex do sinal flexível (XBAR)

Sistema em serviços e em arquitetura da microplaqueta (SoC):

• EDMA 1x para suportar funções do movimento de dados
• Módulos de comunicaço de Interprocessor
  • Módulo de SPINLOCK para sincronizar os processos que correm em núcleos múltiplos
  • Funcionalidade da CAIXA POSTAL executada através dos registros de CTRLMMR
• Apoia a bota preliminar das seguintes relações:
  • UART
  • QSPI NEM instantneo
• Apoio da sincronizaço de tempo com sincronizaço de tempo e para comparar routeres da interrupço do evento

Segurança funcional:

• Permite o projeto dos sistemas com exigências de segurança funcionais
  • CCE ou paridade em memórias cálculo-críticas
  • De auto-teste incorporado (BIST) e falha-injeço para o processador central e a em-microplaqueta RAM
  • Módulo do sinal do erro (ESM) com pino do erro
  • Diagnósticos da segurança do tempo de execuço, tenso, temperatura, e monitoraço do pulso de disparo, temporizadores de co de guarda windowed, motor do centro de detecço e de controlo para verificações da integridade da memória
• Segurança-complacentes funcionais visados [industrial]
  • Tornado para aplicações funcionais da segurança
  • A documentaço estará disponível para ajudar ao projeto de sistema funcional da segurança do IEC 61508
  • A capacidade sistemática até SIL-3 visou
  • A integridade de hardware até SIL-3 visou
  • Certificaço relacionado com a segurança
    • IEC 61508 de planeamento
• Segurança-complacentes funcionais visados [automotivo]
  • Tornado para aplicações funcionais da segurança
  • A documentaço estará disponível para ajudar ao projeto de sistema funcional da segurança do ISO 26262
  • A capacidade sistemática até ASIL-D visou
  • A integridade de hardware até ASIL-D visou
  • Certificaço relacionado com a segurança
    • ISO 26262 de planeamento
• AEC-Q100 qualificou para aplicações automotivos

Segurança:

• Módulo da segurança do hardware (HSM) com apoio para o automóvel ELA 1.1/EVITA
• Apoio seguro da bota
  • O dispositivo toma sobre a proteço
  • raiz--confiança Hardware-reforçada
  • Bota autenticada
  • Proteço do Anti-rollback de S/W
• Elimine erros da segurança
  • Elimine erros do dispositivo do HS permitido somente com autenticaço apropriada
  • Disposiço desabilitar para eliminar erros
• Identificaço do dispositivo e gesto chave
  • Apoio para a memória de OTP (FUSEROM) para armazenar chaves da raiz & a outra segurança permitindo campos
  • Controladores de EFUSE e ROM separados do FUSÍVEL
  • IDs públicos do dispositivo original
• Unidades da proteço de memória (MPU)
  • Presente do MPU de Arm® dentro de cada núcleo de Cortex®-R5F
  • Sistema MPU – presente em várias relações no SoC (podem ser um guarda-fogo ou um MPU)
    • 8-16 regiões
    • Programável (a identificaço do privilégio, de leitura/gravaço/Cachable, o endereço do começo/extremidade, permite, se fixa/no seguro)

• Aceleraço criptograficamente
  • Apoia núcleos criptograficamente
    • AES - tamanhos chaves de 128/192/256 de bocado
    • SHA2 - 256/384/512 de apoio mordido
    • DRBG com o gerador de número aleatório pseudo- e verdadeiro
    • PKA (acelerador da chave pública) a ajudar no processamento de RSA/ECC
  • Apoio do acesso direto da memória

Relações de alta velocidade:

• Interruptor integrado dos ethernet que apoia dois portos externos
  • RMII (10/100) ou RGMII (10/100/1000)
  • IEEE1588 (2008 anexo D, anexo E, anexo F) com 802.1AS PTP
  • Gesto da cláusula 45 MDIO PHY
  • Classificador do pacote baseado no motor da CERVEJA INGLESA com 512 classificadores
  • A prioridade baseou o controle de fluxo
  • Tamanho de pacote até 2KB
  • Passeio da interrupço de quatro processadores centrais H/W
  • A soma de verificaço de IP/UDP/TCP offload no hardware

Conectividade:

• Receptor-transmissores 6x assíncronos universais (UART)
• controladores de série da relaço 5x periférica (SPI)
• portos locais da rede da interconexo 5x (LIN)
• 4x Inter-integrou portos do circuito (I2C)
• módulos modulares de Area Network do controlador 4x (MCAN) com apoio de CAN-FD
• relaço periférica de série do quadrilátero 1x (QSPI)
• Relaço de série rápida (FSI) com núcleos do receptor 4x e núcleos do transmissor 4x
• Até 140 pinos de uso geral do I/O (GPIO)

Armazenamento de dados dos meios e:

• relaço mordida 4 multimídia do carto 1x/Secure Digital (MMC/SD)
• Controlador de uso geral da memória (GPMC)
  • ônibus de dados paralelo de 16 bits
  • ônibus de endereço 22-bit
  • Até o espaço de memória 4MB endereçável
  • Apoio integrado do módulo do lugar de erro (OLMO) para a verificaço de erros

Tecnologia/pacote:

• tecnologia 45-nm
• 15mm x 15mm, passo de 0,8 milímetros, 324 pino NFBGA