W631GG8KB-11 IC DRAM 1GBIT PAR 78WBGA Winbond Eletrônica

Número do modelo:W631GG8KB-11
Quantidade mínima de encomenda:1
Condições de pagamento:T/T
Capacidade de abastecimento:Em existência
Tempo de entrega:3-5 dias úteis
Detalhes da embalagem:Saco antiestático e caixa de papelão
Contate

Add to Cart

Fornecedor verificado
Shenzhen China
Endereço: No. 2520, 25° andar, bloco A, Ásia nova Guoli Building, rua norte de Huaqiang, Shenzhen, China
Fornecedor do último login vezes: No 26 Horas
Detalhes do produto Perfil da empresa
Detalhes do produto

Detalhes do produto


Descriço geral

O W631GG6KB é uma 1G bits DDR3 SDRAM, organizado como 8,388,608 palavras x 8 bancos x 16 bits. Este dispositivo atinge taxas de transferência de alta velocidade de até 1866 Mb/sec/pin (DDR3-1866) para várias aplicações. W631GG6KB é classificado nos seguintes graus de velocidade: -11,- Doze, 12I, 12A, 12K -15, 15I, 15A e 15K. O grau de velocidade -11 é conforme com a especificaço DDR3-1866 (13-13-13).As classes de velocidade 12A e 12K cumprem as especificações DDR3-1600 (11-11-11) (a classe industrial 12I que é garantida para suportar -40°C ≤ TCASE ≤ 95°C)Os níveis de velocidade -15, 15I, 15A e 15K so conformes com a especificaço DDR3-1333 (9-9-9) (o grau industrial de 15I que é garantido para suportar -40°C ≤ TCASE ≤ 95°C).

Características

¢ Fornecimento de energia: VDD, VDDQ = 1,5 V ± 0,075 V
Arquitetura de taxa de dados dupla: duas transferências de dados por ciclo de relógio
Oito bancos internos para operaço simultnea
Arquitetura de prefetch de 8 bits
- CAS Latência: 6, 7, 8, 9, 10, 11 e 13
¢ modos de comprimento de rajada 8 (BL8) e de corte de rajada 4 (BC4): fixados através do registo de modo (MRS) ou selecionáveis a bordo (OTF)
¢ Ordenaço de leitura de rádio programável: sequencial entrelaçada ou mordida
Os dados so transmitidos/recebidos através de estroboscópios bidirecionais e diferenciais (DQS e DQS#).
¢ Alinhada em borda com dados de leitura e alinhada no centro com dados de gravaço
O DLL alinha as transições DQ e DQS com o relógio
Input de relógio diferencial (CK e CK#)
Os comandos inseridos em cada borda CK positiva, dados e máscara de dados so referenciados para ambas as bordas de um par de estroboscopo de dados diferencial (taxa de dados dupla)
¢ CAS publicado com latência aditiva programável (AL = 0, CL - 1 e CL - 2) para melhorar a eficiência do comando, endereço e data bus
¢ Latência de leitura = Latência aditiva mais Latência CAS (RL = AL + CL)
¢ Funço de pré-carregamento automático para rádios de leitura e gravaço
️ Aumentar, Auto-Aumentar, Auto-Aumentar (ASR) e Auto-Aumentar Parcial (PASR)
️ Desligaço de energia pré-carregada e desligaço de energia ativa

Especificações

AtributoAtributo Valor
FabricanteWinbond Electronics
Categoria de produtosIC de memória
Série-
EmbalagemEmbalagens alternativas de bandeja
Embalagem78-TFBGA
Temperatura de funcionamento0°C ~ 95°C (TC)
InterfaceParalelo
Fornecimento de tenso1.425 V ~ 1.575 V
Embalagem do produto do fornecedor78-WBGA (10.5x8)
Capacidade de memória1G (128M x 8)
Tipo de memóriaDDR3 SDRAM
Velocidade933 MHz
Memória de formatoMemória RAM

Descrições

SDRAM - DDR3 Memória IC 1Gb (128M x 8) Paralela 933MHz 20ns 78-WBGA (10.5x8)
Chip DRAM DDR3 SDRAM 1Gbit 128Mx8 1.5V 78-Pin WBGA
China W631GG8KB-11 IC DRAM 1GBIT PAR 78WBGA Winbond Eletrônica supplier

W631GG8KB-11 IC DRAM 1GBIT PAR 78WBGA Winbond Eletrônica

Inquiry Cart 0