MT48LC2M32B2P-6:G TR IC DRAM 64MBIT PAR 86TSOP II Micron Technology Inc.

Descriço geral

A SDRAM de 64 Mb é uma memória CMOS de alta velocidade, de acesso aleatório dinmico, contendo 67,108É internamente configurado como uma DRAM quad-banco com uma interface síncrona (todos os sinais so registrados na borda positiva do sinal do relógio, CLK).777Os bancos de 216 bits so organizados em 2.048 linhas por 256 colunas por 32 bits.
Os acessos de leitura e gravaço para a SDRAM so orientados para explosões; os acessos começam em um local selecionado e continuam por um número programado de locais em uma sequência programada.Os acessos começam com o registo de um comando ACTIVEOs bits de endereço registrados coincidindo com o comando ACTIVE so usados para selecionar o banco e a linha a serem acessados (BA0, BA1 selecione o banco,A0-A10 selecionar a linha)Os bits de endereço registrados coincidindo com o comando READ ou WRITE so usados para selecionar a localizaço da coluna de partida para o acesso rápido.

Características

• Funcionalidade PC100
• Totalmente sincronizado; todos os sinais registados na borda positiva do relógio do sistema
• Operaço interna por conduta; o endereço da coluna pode ser alterado a cada ciclo de relógio
• Bancos internos para acesso/pré-carregamento nas fileiras de esconderijos
• Comprimentos de rádio programáveis: 1, 2, 4, 8 ou página inteira
• Precarga automática, inclui CONCURRENT AUTO PRECHARGE e modos de atualizaço automática
• Modo de auto-refrescamento
• 64 ms, 4.096 ciclos de atualizaço (15,6 μs/linha)
• Entradas e saídas compatíveis com o LVTTL
• Fonte de alimentaço única +3,3V ±0,3V
• Suporta latência CAS de 1, 2 e 3