Descriço geral
A DDR333 SDRAM é uma memória CMOS de acesso aleatório dinmico de
alta velocidade que opera a uma frequência de 167 MHz (tCK=6ns) com
uma taxa de transferência de dados máxima de 333Mb/s/p.O DDR333
continua a usar a interface SSTL_2 padro JEDEC e a arquitetura
2n-prefetch.
Características
• Relógio de 167 MHz, taxa de dados de 333 Mb/s/p
•VDD= +2,5V ±0,2V, VDDQ = +2,5V ±0,2V
• Estrobo de dados bidireccional (DQS) transmitido/recebido com
dados, ou seja, captura de dados síncrona com a fonte (x16 tem dois
- um por byte)
• Arquitetura interna de dupla taxa de dados (DDR); dois acessos de
dados por ciclo de relógio
• Entradas de relógio diferencial (CK e CK#)
• Os comandos inseridos em cada borda CK positiva
• DQS alinhado em bordas com dados para READs; centro alinhado com
dados para WRITEs
• DLL para alinhar as transições DQ e DQS com CK
• Quatro bancos internos para funcionamento simultneo
• Máscara de dados (DM) para mascarar dados de gravaço (x16 tem
dois - um por byte)
• Comprimentos de rajadas programáveis: 2, 4 ou 8
• Opço de pré-carregamento automático simultneo suportada
• Modos de auto-realizaço e auto-realizaço
• Pacote FBGA disponível
• 2.5V de entrada/saída (compatível com SSTL_2)
• bloqueio do tRAS (tRAP = tRCD)
• Compatível para trás com DDR200 e DDR266