SDRAM DDR de baixa potência móvel
Características
• VDD/VDDQ = 1,701,95 V
• Strobo de dados bidirecionais por byte de dados (DQS)
• Arquitetura interna de dupla taxa de dados (DDR) por conduta;
dois acessos de dados por ciclo de relógio
• Entradas de relógio diferencial (CK e CK#)
• Os comandos inseridos em cada borda CK positiva
• DQS alinhado em bordas com dados para READs; centro alinhado com
dados para WRITEs
• 4 bancos internos para operaço simultnea
• Máscaras de dados (DM) para mascarar dados de gravaço; uma
máscara por byte
• Comprimentos de rajadas programáveis (BL): 2, 4, 8 ou 16
• Opço de pré-carregamento automático simultneo é suportada
• Modo de atualizaço automática e auto-actualizaço
• Entrada compatível com LVCMOS de 1,8 V
• Auto-refrescamento compensado por temperatura (TCSR)
• Auto-refrescamento de matriz parcial (PASR)
• Desligamento profundo (DPD)
• Registo de leitura de estado (SRR)
• Força de acionamento de saída selecionável (DS)
• Capacidade de parar o relógio
• 64ms de atualizaço, 32ms para a temperatura do automóvel