XC7Z020-3CLG400E que IC programável lasca SoC FPGA encaixou processadores e controlador Chip

Zynq-7000 SoC

A disposiço de porta programável FPGA do campo de XC7Z020-3CLG400E encaixou processadores e controlador Chip

Aplicações

• Auxílio automotivo do motorista, informaço do motorista, e infotainment
• Cmera da transmisso
• Controlo do motor industrial, trabalhos em rede industriais, e viso por computador
• IP e cmera esperta
• Rádio e banda de base de LTE
• Diagnósticos e imagem latente médicos
• Impressoras Multifunction

• Vídeo e equipamento da viso noturna

Especificações

Descriço

Arquitetura da geraço de Zynq-7000 SoC primeiro

A família Zynq®-7000 é baseada na arquitetura de Xilinx SoC. Estes produtos integram um sistema baseado Cortex™-A9 rico em características do duplo-núcleo ou de processamento do único-núcleo ARM® (picosegundo) e a lógica programável de 28 nanômetro Xilinx (PL) em um único dispositivo. Os processadores centrais do BRAÇO Cortex-A9 so o coraço do picosegundo e igualmente incluem a memória da em-microplaqueta, relações externos da memória, e um grupo rico de relações periféricas da conectividade.

Características

O BRAÇO Cortex-A9 baseou

Unidade do processador de aplicaço (APU)

• 2,5 DMIPS/MHz pelo processador central

• Frequência do processador central: Até 1 gigahertz

• Apoio coerente do multiprocessador

• Arquitetura de ARMv7-A

• Segurança de TrustZone®

• Grupo de instruço Thumb®-2

• Arquitetura do ambiente da execuço do agrupamento tático de Jazelle®

• Motor deprocessamento de NEON™

• Unidade da vírgula flutuante do vetor da única e preciso dobro (VFPU)

• CoreSight™ e programa Trace Macrocell (PTM)

• Temporizador e interrupções

• Três temporizadores de co de guarda

• Um temporizador global

• Dois contadores do triplo-temporizador

Memória da Em-microplaqueta

• ROM da bota da Em-microplaqueta

• Em-microplaqueta RAM de 256 KB (OCM)

• apoio da Byte-paridade

Relações externos da memória

• Controlador dinmico Multiprotocol da memória

• relações de 16 bits ou de 32 bits s memórias DDR3, DDR3L, DDR2, ou LPDDR2

• Apoio da CCE no modo de 16 bits

• 1GB do espaço para endereço usando um único grau de 8-, 16-, ou 32 memórias bocado-largas

• Relações de memória estática

• ônibus de dados de 8 bits de SRAM com apoio de até 64 MB

• Paralela NEM apoio instantneo

• Apoio instantneo de ONFI1.0 NAND (CCE 1-bit)

• 1 bocado SPI, 2 SPI, 4 bocado do bocado SPI (quadrilátero-SPI), ou série NEM flash (de 8 bits) dois quadrilátero-SPI

Controlador de acesso direto da memória do 8-canal

• Memória--memória, memória--periférico, periférico--memória, e apoio da transaço do dispersar-recolhimento

Periféricos e relações do I/O

• Dois periféricos de 10/100/1000 de MAC dos ethernet da tri velocidade com apoio 1588 da reviso 2,0 de IEEE STD 802,3 e de IEEE STD

• capacidade do acesso direto da memória do Dispersar-recolhimento • O reconhecimento de 1588 rev. 2 quadros de PTP

• Relações de GMII, de RGMII, e de SGMII

• Dois USB 2,0 periféricos de OTG, cada um que apoia até 12 valores-limite

• Núcleo complacente do IP do dispositivo de USB 2,0

• Os apoios em--vo, de alta velocidade, velocidade máxima, e modos de baixa velocidade

• Anfitrio complacente de Intel EHCI USB

• relaço externo de 8 bits de ULPI PHY

• Dois a LATA completa 2.0B complacente PODE relações de ônibus

• Padro da LATA 2.0-A e da LATA 2.0-B e do ISO 118981-1 complacente

• Relaço externo de PHY

• Dois controladores complacentes de SD/SDIO 2.0/MMC3.31

• Dois portos completo-frente e verso de SPI com a microplaqueta três periférica selecionam

• Dois UARTs de alta velocidade (até 1 Mb/s)

• Duas relações do mestre e do escravo I2C

• GPIO com os quatro bancos de 32 bits, de que até 54 bocados podem ser usados com o I/O do picosegundo (um banco de 32b e um banco de 22b) e os até 64 bocados (até dois bancos de 32b) conectados lógica programável

• I/O até 54 multiplexado flexível (MIO) para atribuições de pino periféricas

Interconexo

• Conectividade alta da largura de banda dentro do picosegundo e entre o picosegundo e o PL

• O BRAÇO AMBA® AXI baseou

• Apoio de QoS em mestres críticos para o controle da latência e da largura de banda

Guia de troca