Entrelace as microplaquetas programáveis LFXP2-5E-5TN144C 100I/O 5K LUTs Inst- de IC em DSP 1.2V -5 Spd

Microplaqueta programável LFXP2-5E-5TN144C 100I/O 5K LUTs Inst- da estrutura em DSP 1.2V -5 Spd

Especificações

Descriço

Os dispositivos de LatticeXP2™ combinam uma tabela de consulta (LUT) basearam a tela de FPGA com pilhas instantneas permanentes

em uma arquitetura referida como o flexiFLASH. A aproximaço do flexiFLASH fornece os benefícios que incluem imediato-em,

o reconfigurability infinito, no armazenamento da microplaqueta com FlashBAK encaixou a memória do bloco e a memória de ETIQUETA de série

e segurança do projeto. As peças igualmente apoiam a tecnologia com TransFR, 128 criptografia de Live Update do bocado AES

e tecnologias da Duplo-bota. A tela de LatticeXP2 FPGA foi aperfeiçoada para a nova tecnologia do

princípio com elevado desempenho e baixo custo na mente. Os dispositivos LatticeXP2 incluem a lógica LUT-baseada, distribuída

e a memória encaixada, fase travou laços (PLLs), o apoio síncrono pre-projetado do I/O da fonte e

blocos aumentados do sysDSP. Entrelace Diamond® o software do projeto que reserva grandes e projetos complexos ser eficientemente

executado usando a família LatticeXP2 de dispositivos de FPGA. O apoio da biblioteca da síntese para LatticeXP2 está disponível

para ferramentas populares da síntese da lógica. O software do diamante usa a saída da ferramenta da síntese junto com as limitações

de suas ferramentas planejando do assoalho para colocar e distribuir o projeto no dispositivo LatticeXP2. A ferramenta do diamante extrai

o sincronismo do roteamento e para trás-anota-o no projeto para a verificaço cronometrando. A estrutura fornece muitos módulos pre-projetados de LatticeCORE™ da propriedade intelectual (IP) para a família LatticeXP2. Usando estes IPs como blocos estandardizados, os desenhistas esto livres concentrar-se nos aspectos originais de seu projeto, aumentando sua produtividade

Características

1.1.1. Arquitetura flexível da lógica

• Imediato-em • Infinitamente reconfigurável

• Única microplaqueta • Tecnologia de FlashBAK™

• Memória de ETIQUETA de série

• Segurança 1.1.2 do projeto. Live Update Technology

• Tecnologia de TransFR™

• Atualizações seguras com 128 criptografia do bocado AES

• Duplo-bota com SPI externo 1.1.3. bloco do sysDSP™

• Três a oito blocos para o elevado desempenho multiplicam e acumulam

• 12 a 32 multiplicadores 18x18

• Cada bloco apoia um multiplicador 36x36 ou quatro 18x18 ou oito multiplicadores 9x9

1.1.4. Memória encaixada e distribuída

• SysMEM™ EBR de até 885 Kbits

• Até 83 Kbits distribuíram RAM 1.1.5. sysCLOCK™ PLLs

• Até quatro PLLs análogo pelo dispositivo

• O pulso de disparo multiplica, divide-se e deslocador

1.1.6. Amortecedor flexível do I/O

• o amortecedor de sysI/O™ apoia:

• LVCMOS 33/25/18/15/12; LVTTL

• Classe de SSTL 33/25/18 mim, II

• HSTL15 classe I; HSTL18 classe I, II

• PCI

• LVDS, ônibus-LVDS, MLVDS, LVPECL, RSDS

1.1.7. relações síncronos Pre-projetadas da fonte

• Relações RDA/DDR2 até 200 megahertz

• O 7:1 LVDS conecta aplicações da exposiço de apoio

• XGMII 1.1.8. Opções da densidade e do pacote

• 5k a 40k LUT4s, I/O 86 a 540

• csBGA, pacotes de TQFP, de PQFP, de ftBGA e de fpBGA

• A migraço da densidade apoiou

1.1.9. Configuraço de dispositivo flexível

• Relaço instantnea da bota de SPI (mestre e escravo)

• A imagem da bota dupla apoiou

• O erro macio detecta o macro (do SED) encaixado

1.1.10. Apoio nivelado do sistema

• IEEE 1149,1 e IEEE 1532 complacente

• oscilador da Em-microplaqueta para a iniciaço e o uso geral

• Os dispositivos operam-se com fonte de alimentaço de 1,2 V

Guia de troca