AM3352BZCZD80 MPU ARM Cortex-A8 32Mbit 800 MHz 1,26V PBGA-324

AM3352BZCZD80 MPU ARM Cortex-A8 32Mbit 800 MHz 1,26V PBGA-324

Características

• Até 1 GHz SitaraTM ARM® Cortex® -A8 Processador RISC de 32 bits

️ Coprocessador NEONTM SIMD

32KB de instruço L1 e 32KB de cache de dados com detecço de erro único (paridade)

256KB de cache L2 com código de correço de erros (ECC)

176KB de ROM de arranque no chip

64KB de RAM dedicada

Emulaço e depuraço - JTAG

- Controlador de interrupço (até 128 solicitações de interrupço)

• Memória no chip (RAM L3 compartilhada)

64KB de memória RAM do controlador de memória on-chip (OCMC) de uso geral

Acessível a todos os mestres

Suporta a retenço para o despertar rápido

• Interfaces de memória externa (EMIF)

¢ mDDR(LPDDR), DDR2, DDR3, DDR3L Controlador:

MDDR: Relógio de 200 MHz (400-MHz Data Rate)

DDR2: Relógio de 266 MHz (532 MHz taxa de dados)

DDR3: Relógio de 400 MHz (800-MHz Data Rate)

¢ DDR3L: Relógio de 400 MHz (800-MHz Data Rate)

16 bits Bus de dados 1 GB de espaço total endereçável

Suporta uma configuraço de dispositivo de memória x16 ou duas configurações de dispositivo de memória x8

¢ Controlador de memória de uso geral (GPMC)

Interface flexível de memória assíncrona de 8 e 16 bits com até sete opções de chip (NAND, NOR, Muxed-NOR, SRAM)

O código BCH é utilizado para suportar o ECC de 4, 8 ou 16 bits.

O código Hamming é usado para suportar o ECC de 1 bit.

Modulo de localizaço de erros (ELM)

Usado em conjunto com o GPMC para localizar endereços de erros de dados de polinômios da síndrome gerados usando um algoritmo BCH

Suporta 4-, 8- e 16-Bit por 512-Byte Bloco de localizaço de erro Baseado em algoritmos BCH

• Subsistema de Unidades em Tempo Real e Subsistema de Comunicaço Industrial Programáveis (PRU-ICSS)

Suporta protocolos como EtherCAT®, PROFIBUS, PROFINET, EtherNet/IPTM e muito mais

2 Unidades de tempo real programáveis (UPR)

Processador RISC de carga/armazenamento de 32 bits capaz de funcionar a 200 MHz

8KB de RAM de instruções com detecço de erro único (paridade)

8KB de RAM de dados com detecço de erro único (paridade)

Multiplicador de 32 bits de ciclo único com acumulador de 64 bits

O módulo GPIO aprimorado fornece suporte de ShiftIn/Out e bloqueio paralelo no sinal externo

12KB de RAM compartilhada com detecço de erro único (paridade)

3 bancos de registos de 120 bytes acessíveis a cada PRU

¢ Controlador de interrupço (INTC) para o tratamento de eventos de entrada do sistema

O sistema de ligaço local para a ligaço dos mestres internos e externos aos recursos no interior do PRU-ICSS

Periféricos dentro do PRU-ICSS: Uma porta UART com pinos de controle de fluxo, suporta até 12 Mbps

¢ Um módulo de captura reforçada (eCAP)

Duas portas Ethernet MII que suportam Ethernet Industrial, como EtherCAT

Uma porta MDIO • Módulo de gesto de energia, redefiniço e relógio (PRCM)

- Controla a entrada e saída dos modos de espera e sono profundo

Responsável pela sequência de sono, sequência de desligamento do domínio de energia, sequência de despertar e sequência de ligaço do domínio de energia

Relógios

Oscilador de alta frequência integrado de 15 a 35 MHz utilizado para gerar um relógio de referência para vários relógios de sistema e periféricos

O sistema permite que os dados sejam transferidos para o computador através de um sistema de computadores.USB e periféricos [MMC e SD], UART, SPI, I 2C], L3, L4, Ethernet, GFX [SGX530], LCD Pixel Clock)

Diagrama de blocos funcionais

Especificações

Guia de negociaço