microplaqueta de 550MHz Xilinx FPGA
Payment Terms:T/T, Western Union, Paypal, segurança de comércio, cartão de crédito
Number modelo:XC5VLX85T-1FFG1136I
Quantidade de ordem mínima:1 PCS
Capacidade da fonte:240 PCS
Prazo de entrega:3-5 dia
Detalhes de empacotamento:Empacotamento do standard internacional
Contate
Add to Cart
Dos Estados-activa
Shenzhen Guangdong China
Endereço:
R1811, B Bldg, torre de Jiahe, No.3006 Shennan Rd meados de, Shenzhen, China
Fornecedor do último login vezes:
No 27 Horas
Detalhes do produto
Perfil da empresa
Detalhes do produto
I/O Virtex-5 da microplaqueta FBGA-1136 480 de XC5VLX85T-1FFG1136I Xilinx FPGA
| Atributo de produto | Valor de atributo |
|---|---|
| Xilinx | |
| FPGA - Disposiço de porta programável do campo | |
| Virtex-5 | |
| I/O 480 | |
| 1 V | |
| - 40 C | |
| + 100 C | |
| SMD/SMT | |
| FBGA-1136 | |
| Taxa de dados: | 6,5 Gb/s |
| Série: | XC5VLX85T |
| Tipo: | Xilinx |
| RAM distribuído: | kbit 840 |
| Bloco encaixado RAM - EBR: | kbit 3888 |
| Frequência de funcionamento máxima: | 550 megahertz |
| Umidade sensível: | Sim |
| Número de transceptores: | Transceptor 12 |
| Tipo de produto: | FPGA - Disposiço de porta programável do campo |
| Quantidade do bloco da fábrica: | 1 |
| Subcategoria: | Lógica programável CI |
| Tradename: | Virtex |
Sumário de características de Virtex-5 FPGA
• Até 1.200 usuário I/Os
• Vasta seleço de padrões do I/O de 1.2V a 3.3V
• Extremamente de capacidade elevada
− até 800 Mb/s HSTL e SSTL (em todo o I/Os único-terminado)
− até 1,25 Gb/s LVDS (em todos os pares diferenciais do I/O)
• Em-microplaqueta diferencial verdadeira da terminaço
• A mesma captaço da borda na entrada e na saída I/Os
• Apoio extensivo da relaço da memória
• Até seis telhas da gesto do pulso de disparo (CMTs)
O − cada CMT contém dois DCMs e um PLL-up a dezoito geradores de pulso de disparo totais
− flexível DCM--PLL ou PLL--DCM cascata
Deskew do pulso de disparo da preciso do − e deslocamento de fase
Síntese flexível da frequência do −
Modos de funcionamento múltiplos do − para facilitar decisões de trocas do desempenho
Frequência máxima melhorada − do entrada/saída
Definiço deslocadora de gros finos do −
O − entrou a filtraço do tremor
Operaço da baixa potência do −
Escala larga do deslocamento de fase do −
• Opções de configuraço flexível
− SPI e relaço INSTANTNEA paralela
apoio do Multi-bitstream do − com lógica dedicada da reconfiguraço da reserva
Capacidade da detecço da largura do ônibus do − auto
• Vasta seleço de padrões do I/O de 1.2V a 3.3V
• Extremamente de capacidade elevada
− até 800 Mb/s HSTL e SSTL (em todo o I/Os único-terminado)
− até 1,25 Gb/s LVDS (em todos os pares diferenciais do I/O)
• Em-microplaqueta diferencial verdadeira da terminaço
• A mesma captaço da borda na entrada e na saída I/Os
• Apoio extensivo da relaço da memória
• Até seis telhas da gesto do pulso de disparo (CMTs)
O − cada CMT contém dois DCMs e um PLL-up a dezoito geradores de pulso de disparo totais
− flexível DCM--PLL ou PLL--DCM cascata
Deskew do pulso de disparo da preciso do − e deslocamento de fase
Síntese flexível da frequência do −
Modos de funcionamento múltiplos do − para facilitar decisões de trocas do desempenho
Frequência máxima melhorada − do entrada/saída
Definiço deslocadora de gros finos do −
O − entrou a filtraço do tremor
Operaço da baixa potência do −
Escala larga do deslocamento de fase do −
• Opções de configuraço flexível
− SPI e relaço INSTANTNEA paralela
apoio do Multi-bitstream do − com lógica dedicada da reconfiguraço da reserva
Capacidade da detecço da largura do ônibus do − auto
microplaqueta de 550MHz Xilinx FPGA
Inquiry Cart
0