I/O 550MHz Xilinx Virtex 5 FPGA de XC5VFX30T-2FFG665I 360
Payment Terms:T/T, Western Union, Paypal, segurança de comércio, cartão de crédito
Number modelo:XC5VFX30T-2FFG665I
Quantidade de ordem mínima:1 PCS
Capacidade da fonte:186 PCes
Prazo de entrega:3-5 dia
Detalhes de empacotamento:Empacotamento do standard internacional
Contate
Add to Cart
Dos Estados-activa
Shenzhen Guangdong China
Endereço:
R1811, B Bldg, torre de Jiahe, No.3006 Shennan Rd meados de, Shenzhen, China
Fornecedor do último login vezes:
No 27 Horas
Detalhes do produto
Perfil da empresa
Detalhes do produto
I/O 550 megahertz Virtex-5 de XC5VFX30T-2FFG665I IC FPGA FBGA-665 360
| Atributo de produto | Valor de atributo |
|---|---|
| Xilinx | |
| FPGA - Disposiço de porta programável do campo | |
| Virtex-5 | |
| I/O 360 | |
| 1 V | |
| - 40 C | |
| + 100 C | |
| SMD/SMT | |
| FBGA-665 | |
| Taxa de dados: | 6,5 Gb/s |
| Série: | XC5VFX30T |
| Tipo: | Xilinx |
| RAM distribuído: | kbit 380 |
| Bloco encaixado RAM - EBR: | kbit 2448 |
| Frequência de funcionamento máxima: | 550 megahertz |
| Umidade sensível: | Sim |
| Número de transceptores: | Transceptor 8 |
| Tipo de produto: | FPGA - Disposiço de porta programável do campo |
| Quantidade do bloco da fábrica: | 1 |
| Subcategoria: | Lógica programável CI |
| Tradename: | Virtex |
Sumário de características de Virtex-5 FPGA
• Fatias avançadas de DSP48E
− 25 x 18, o complemento dos two, multiplicaço
Adicionador, subtracter, e acumulador opcionais do −
Encanamento opcional do −
Funcionalidade lógica opcional do − bitwise
Conexões de cascata dedicadas do −
• Opções de configuraço flexível
− SPI e relaço INSTANTNEA paralela
apoio do Multi-bitstream do − com lógica dedicada da reconfiguraço da reserva
Capacidade da detecço da largura do ônibus do − auto
• Capacidade da monitoraço de sistema em todos os dispositivos
Em-microplaqueta do −/monitoraço térmica da Fora-microplaqueta
monitoraço da fonte da Em-microplaqueta do −/alimentaço da Fora-microplaqueta
Acesso do − JTAG a todas as quantidades monitoradas
• Blocos integrados do valor-limite para projetos de PCI Express
Plataformas do − LXT, do SXT, do TXT, e do FXT
− complacente com a especificaço baixa 1,1 de PCI Express
apoio da pista x1, x4, ou x8 do − pelo bloco
Trabalhos do − conjuntamente com transceptores de RocketIO™
Os geradores de funço so configuráveis como 6 a entrada LUTs ou entrada LUTs da duplo-saída 5. SLICEMs em algum CLBs pode ser
configurado para operar-se como registros de deslocamento de 32 bits (ou x de 16 bits 2 registros de deslocamento) ou como RAM distribuído 64-bit. Além,
quatro elementos de armazenamento podem ser configurados como travas sensíveis borda-provocadas do D-tipo flip-flops ou do nível.
Cada CLB tem a interconexo rápida interna e conecta- uma matriz de interruptor para alcançar recursos de distribuiço gerais.
− 25 x 18, o complemento dos two, multiplicaço
Adicionador, subtracter, e acumulador opcionais do −
Encanamento opcional do −
Funcionalidade lógica opcional do − bitwise
Conexões de cascata dedicadas do −
• Opções de configuraço flexível
− SPI e relaço INSTANTNEA paralela
apoio do Multi-bitstream do − com lógica dedicada da reconfiguraço da reserva
Capacidade da detecço da largura do ônibus do − auto
• Capacidade da monitoraço de sistema em todos os dispositivos
Em-microplaqueta do −/monitoraço térmica da Fora-microplaqueta
monitoraço da fonte da Em-microplaqueta do −/alimentaço da Fora-microplaqueta
Acesso do − JTAG a todas as quantidades monitoradas
• Blocos integrados do valor-limite para projetos de PCI Express
Plataformas do − LXT, do SXT, do TXT, e do FXT
− complacente com a especificaço baixa 1,1 de PCI Express
apoio da pista x1, x4, ou x8 do − pelo bloco
Trabalhos do − conjuntamente com transceptores de RocketIO™
Os geradores de funço so configuráveis como 6 a entrada LUTs ou entrada LUTs da duplo-saída 5. SLICEMs em algum CLBs pode ser
configurado para operar-se como registros de deslocamento de 32 bits (ou x de 16 bits 2 registros de deslocamento) ou como RAM distribuído 64-bit. Além,
quatro elementos de armazenamento podem ser configurados como travas sensíveis borda-provocadas do D-tipo flip-flops ou do nível.
Cada CLB tem a interconexo rápida interna e conecta- uma matriz de interruptor para alcançar recursos de distribuiço gerais.
I/O 550MHz Xilinx Virtex 5 FPGA de XC5VFX30T-2FFG665I 360
Inquiry Cart
0