I/O Xilinx Virtex 5 de XC5VLX50T-1FFG1136C 480
Payment Terms:T/T, Western Union, Paypal, segurança de comércio, cartão de crédito
Number modelo:XC5VLX50T-1FFG1136C
Quantidade de ordem mínima:1 PCS
Capacidade da fonte:186 PCes
Prazo de entrega:3-5 dia
Detalhes de empacotamento:Empacotamento do standard internacional
Contate
Add to Cart
Dos Estados-activa
Shenzhen Guangdong China
Endereço:
R1811, B Bldg, torre de Jiahe, No.3006 Shennan Rd meados de, Shenzhen, China
Fornecedor do último login vezes:
No 27 Horas
Detalhes do produto
Perfil da empresa
Detalhes do produto
I/O Virtex-5 de XC5VLX50T-1FFG1136C IC FPGA FBGA-1136 480 550 megahertz
| Atributo de produto | Valor de atributo |
|---|---|
| Xilinx | |
| FPGA - Disposiço de porta programável do campo | |
| Virtex-5 | |
| I/O 480 | |
| 1 V | |
| 0 C | |
| + 85 C | |
| SMD/SMT | |
| FBGA-1136 | |
| Taxa de dados: | 6,5 Gb/s |
| Série: | XC5VFX70T |
| Tipo: | Xilinx |
| RAM distribuído: | kbit 480 |
| Bloco encaixado RAM - EBR: | kbit 2160 |
| Frequência de funcionamento máxima: | 550 megahertz |
| Umidade sensível: | Sim |
| Número de transceptores: | Transceptor 12 |
| Tipo de produto: | FPGA - Disposiço de porta programável do campo |
| Quantidade do bloco da fábrica: | 1 |
| Subcategoria: | Lógica programável CI |
| Tradename: | Virtex |
Sumário de características de Virtex-5 FPGA
Um recurso de Virtex-5 FPGA CLB é composto de duas fatias.
Cada fatia é equivalente e contém:
• Quatro geradores de funço
• Quatro elementos de armazenamento
• Portas de lógica aritméticas
• Grandes multiplexers
• Rápido leve anticipam corrente
Os geradores de funço so configuráveis como 6 a entrada LUTs ou entrada LUTs da duplo-saída 5. SLICEMs em algum CLBs pode ser
configurado para operar-se como registros de deslocamento de 32 bits (ou x de 16 bits 2 registros de deslocamento) ou como RAM distribuído 64-bit. Além,
quatro elementos de armazenamento podem ser configurados como travas sensíveis borda-provocadas do D-tipo flip-flops ou do nível.
Cada CLB tem a interconexo rápida interna e conecta- uma matriz de interruptor para alcançar recursos de distribuiço gerais.
Cada fatia é equivalente e contém:
• Quatro geradores de funço
• Quatro elementos de armazenamento
• Portas de lógica aritméticas
• Grandes multiplexers
• Rápido leve anticipam corrente
Os geradores de funço so configuráveis como 6 a entrada LUTs ou entrada LUTs da duplo-saída 5. SLICEMs em algum CLBs pode ser
configurado para operar-se como registros de deslocamento de 32 bits (ou x de 16 bits 2 registros de deslocamento) ou como RAM distribuído 64-bit. Além,
quatro elementos de armazenamento podem ser configurados como travas sensíveis borda-provocadas do D-tipo flip-flops ou do nível.
Cada CLB tem a interconexo rápida interna e conecta- uma matriz de interruptor para alcançar recursos de distribuiço gerais.
• A maioria de avançado, de capacidade elevada, ótimo-utilizaço, tela de FPGA
Tecnologia real da tabela de consulta de 6 entradas do − (LUT)
Opço 5-LUT dupla do −
Roteamento melhorado − do reduzir-lúpulo
opço distribuída 64-bit de RAM do −
Opço do − SRL32/Dual SRL16
• Cronometrar poderoso da telha da gesto do pulso de disparo (CMT)
Blocos do gerente de pulso de disparo de Digitas do − (DCM) para a proteço do atraso, a síntese da frequência, e o pulso de disparo zero deslocador
Os blocos do − PLL para a entrada tremem filtraço, a proteço zero do atraso, a síntese da frequência, e diviso fase-combinada do pulso de disparo
I/O Xilinx Virtex 5 de XC5VLX50T-1FFG1136C 480
Inquiry Cart
0