I/O 550MHz IC FPGA de XC5VFX70T-2FFG665I 360
Payment Terms:T/T, Western Union, Paypal, segurança de comércio, cartão de crédito
Number modelo:XC5VFX70T-2FFG665I
Quantidade de ordem mínima:1 PCS
Capacidade da fonte:186 PCes
Prazo de entrega:3-5 dia
Detalhes de empacotamento:Empacotamento do standard internacional
Contate
Add to Cart
Dos Estados-activa
Shenzhen Guangdong China
Endereço:
R1811, B Bldg, torre de Jiahe, No.3006 Shennan Rd meados de, Shenzhen, China
Fornecedor do último login vezes:
No 27 Horas
Detalhes do produto
Perfil da empresa
Detalhes do produto
I/O 550 megahertz Virtex-5 de XC5VFX70T-2FFG665I IC FPGA FBGA-665 360
| Atributo de produto | Valor de atributo |
|---|---|
| Xilinx | |
| FPGA - Disposiço de porta programável do campo | |
| Virtex-5 | |
| I/O 360 | |
| 1 V | |
| - 40 C | |
| + 100 C | |
| SMD/SMT | |
| FBGA-665 | |
| Taxa de dados: | 6,5 Gb/s |
| Série: | XC5VFX70T |
| Tipo: | Xilinx |
| RAM distribuído: | kbit 820 |
| Bloco encaixado RAM - EBR: | kbit 5328 |
| Frequência de funcionamento máxima: | 550 megahertz |
| Umidade sensível: | Sim |
| Número de transceptores: | Transceptor 16 |
| Tipo de produto: | FPGA - Disposiço de porta programável do campo |
| Quantidade do bloco da fábrica: | 1 |
| Subcategoria: | Lógica programável CI |
| Tradename: | Virtex |
550 megahertz integraram a memória do bloco
• Mbits até 16,4 da memória integrada do bloco
• blocos 36-Kbit com modo 18-Kbit duplo opcional
• Pilhas verdadeiras de RAM do duplo-porto
• Seleço portuária independente da largura (x1 a x72)
− até o total x36 pelo porto para a operaço portuária dupla verdadeira
− até o total x72 pelo porto para a operaço portuária dupla simples (uns porto e um lidos escrevem portuário)
Bocados da memória do − mais a paridade/o apoio memória do sideband para as larguras x9, x18, x36, e x72
Configurações do − de 32K x 1 512 x 72 (8K x 4 512 x 72 para a operaço do FIFO)
• Lógica do apoio de Multirate FIFO
Bandeira completa e vazia do − com as bandeiras quase completas e quase vazias inteiramente programáveis
• blocos 36-Kbit com modo 18-Kbit duplo opcional
• Pilhas verdadeiras de RAM do duplo-porto
• Seleço portuária independente da largura (x1 a x72)
− até o total x36 pelo porto para a operaço portuária dupla verdadeira
− até o total x72 pelo porto para a operaço portuária dupla simples (uns porto e um lidos escrevem portuário)
Bocados da memória do − mais a paridade/o apoio memória do sideband para as larguras x9, x18, x36, e x72
Configurações do − de 32K x 1 512 x 72 (8K x 4 512 x 72 para a operaço do FIFO)
• Lógica do apoio de Multirate FIFO
Bandeira completa e vazia do − com as bandeiras quase completas e quase vazias inteiramente programáveis
Sumário de características de Virtex-5 FPGA
• Até seis telhas da gesto do pulso de disparo (CMTs)
O − cada CMT contém dois DCMs e um PLL-up a dezoito geradores de pulso de disparo totais
− flexível DCM--PLL ou PLL--DCM cascata
Deskew do pulso de disparo da preciso do − e deslocamento de fase
Síntese flexível da frequência do −
Modos de funcionamento múltiplos do − para facilitar decisões de trocas do desempenho
Frequência máxima melhorada − do entrada/saída
Definiço deslocadora de gros finos do −
O − entrou a filtraço do tremor
Operaço da baixa potência do −
Escala larga do deslocamento de fase do −
• Estrutura de árvore do pulso de disparo diferencial para cronometrar aperfeiçoado do baixo-tremor e o ciclo de dever preciso
• 32 redes globais do pulso de disparo
• Regional, I/O, e pulsos de disparo locais além do que pulsos de disparo globais
O − cada CMT contém dois DCMs e um PLL-up a dezoito geradores de pulso de disparo totais
− flexível DCM--PLL ou PLL--DCM cascata
Deskew do pulso de disparo da preciso do − e deslocamento de fase
Síntese flexível da frequência do −
Modos de funcionamento múltiplos do − para facilitar decisões de trocas do desempenho
Frequência máxima melhorada − do entrada/saída
Definiço deslocadora de gros finos do −
O − entrou a filtraço do tremor
Operaço da baixa potência do −
Escala larga do deslocamento de fase do −
• Estrutura de árvore do pulso de disparo diferencial para cronometrar aperfeiçoado do baixo-tremor e o ciclo de dever preciso
• 32 redes globais do pulso de disparo
• Regional, I/O, e pulsos de disparo locais além do que pulsos de disparo globais
I/O 550MHz IC FPGA de XC5VFX70T-2FFG665I 360
Inquiry Cart
0