• Tecnologia de capacidade elevada do CMOS da estática
  • 150 megahertz (tempo de ciclo 6.67-ns)
  • Baixa potência (núcleo 1.8-V em 135 megahertz,
    núcleo 1.9-V em 150 megahertz, projeto de 3.3-V I/O)
• Apoio da varredura do limite de JTAG
  • Porta de acesso padro do teste de IEEE do padro 1149.1-1990 de IEEE e arquitetura da Limite-varredura
• Processador central de 32 bits de capacidade elevada (TMS320C28x)
  • operações do MAC do × 32 de 16 × 16 e 32
  • 16 MAC duplo do × 16
  • Arquitetura do ônibus de Harvard
  • Operações atômicas
  • Jejuam a resposta e o processamento da interrupço
  • Modelo de programaço unificado da memória
  • programa de 4M/alcance lineares endereço de dados
  • Código-eficiente (em C/C++ e em conjunto)
  • Código fonte do processador de TMS320F24x/LF240x compatível
• memória da Em-microplaqueta
  • Até 128K o flash do × 16
    (Quatro setores do × 16K 16 de 8K × 16 e seis)
  • 1K ROM do × 16 OTP
  • L0 e L1: 2 blocos 4K do × 16 cada Único-acesso RAM (SARAM)
  • H0: 1 bloco 8K do × 16 SARAM
  • M0 e M1: 2 blocos do × 1K 16 cada SARAM
• ROM da bota (4K × 16)
  • Com modos da bota do software
  • Tabelas padro da matemática
• Relaço externo (F2812)
  • Sobre a memória total do × 16 de 1M
  • Estados de espera programáveis
  • Sincronismo de leitura/gravaço programável do estroboscópio
  • A microplaqueta de três indivíduos seleciona
• Endianness: Pouco endian
• Controle do pulso de disparo e de sistema
  • oscilador da Em-microplaqueta
  • Módulo do temporizador de co de guarda
• Três interrupções externos
• Bloco periférico de (PIE) da expanso da interrupço que apoia 45 interrupções periféricas
• Três temporizadores de 32 bits do processador central
• chave/fechamento da segurança 128-bit
  • Protege flash/OTP e L0/L1 SARAM
  • Impede a engenharia reversa dos firmware
• Periféricos do controlo do motor
  • Dois gerentes do evento (EVA, EVB)
  • Compatível aos dispositivos 240xA
• Periféricos da porta de série
  • Relaço periférica de série (SPI)
  • Duas relações de comunicações de série (SCIs), UART padro
  • Rede aumentada (eCAN) da área do controlador
  • Porta de série protegida Multichannel (McBSP)
• 12-bit CAD, 16 canais
  • 2 multiplexer da entrada do canal do × 8
  • Amostra-e-posse dois
  • Escolha/converso simultneo
  • Taxa de converso rápida: 80 ns/12.5 MSPS
• Até 56 pinos de uso geral do I/O (GPIO)
• Características avançadas da emulation
  • Funções da análise e do ponto de ruptura
  • O tempo real elimina erros através do hardware
• As ferramentas de desenvolvimento incluem
  • Compilador/montador/linker do ANSI C/C++
  • Codifique o compositor Studio™ IDE
  • DSP/BIOS™
  • Controladores da varredura de JTAG
    • Arquitetura padro da andBoundary-varredura da porta de acesso do teste de IEEE do padro 1149.1-1990 de IEEE
• Modos da baixa potência e economias do poder
  • QUIETUDE, APOIO, modos da PARADA apoiados
  • Pulsos de disparo periféricos individuais da inutilizaço
• Opções do pacote
  • 179-ball MicroStar BGA™ com relaço externo da memória (GHH, ZHH) (F2812)
  • quadrilátero Flatpack do perfil baixo 176-pin (LQFP) com relaço externo da memória (PGF) (F2812)
  • 128-pin LQFP sem relaço externo da memória (PBK) (F2810, F2811)
• Opções da temperatura
  • A: – 40°C a 85°C (GHH, ZHH, PGF, PBK)
  • S: – 40°C a 125°C (GHH, ZHH, PGF, PBK)
  • Q: – 40°C a 125°C (PGF, PBK)
    (Qualificaço AEC-Q100 para aplicações automotivos)

Todas as marcas registradas so a propriedade de seus proprietários respectivos.

Estoque regular de ATFU:

TMS320F2812PGFA

TMS320F28335PGFA

TMS320C6747DZKBT3

TMS320C6416EGLZA6E

TMS320LF2407APGEA

TMS320C6713BPYPA200