

Add to Cart
Circuitos integrados IC de EPM7064AETC44-10N ALTERA CPLD 64MC 10NS 44TQFP
Dispositivo de lógica programável do max 7000A
Part# relacionado EPM7032AE EPM7064AE EPM7128AE EPM7256AE EPM7512AE CPLD INTEL IC
A arquitetura do max 7000A inclui os seguintes elementos:
■Termos do produto do expansor do ■ de Macrocells do ■ dos blocos da disposiço de lógica (laboratórios) (compartilhável e paralelo)
■Disposiço programável da interconexo
■O controle do I/O obstrui a arquitetura do max 7000A inclui quatro entradas dedicadas que podem ser usadas como entradas de uso geral
ou como sinais de controle de alta velocidade, globais (pulso de disparo, claro, e saída dois para permitir sinais) para cada macrocell e pino do I/O.
Características:
■3.3-V de capacidade elevada EEPROM-baseou dispositivos de lógica programável (PLDs) construiu na arquitetura múltipla de segunda geraço da matriz da disposiço (MAX®) (veja a tabela 1)
■programmability do em-sistema 3.3-V (ISP) através da relaço comum do grupo de aço do teste do padro 1149,1 incorporados de IEEE (JTAG) com capacidade detravamento avançada – circuitos do programmability do em-sistema do dispositivo do max 7000AE (ISP) complacentes com padro 1532 de IEEE – circuitos do ISP do dispositivo de EPM7128A e de EPM7256A compatíveis com padro 1532 de IEEE
■Circuitos incorporados do teste da limite-varredura (BST) complacentes com padro 1149,1 de IEEE
■Apoia o teste do doce de JEDEC e a linguagem de programaço padro (STAPL) JESD-71
■O ISP aumentado caracteriza – algoritmo aumentado do ISP para a programaço mais rápida (com excluso dos dispositivos de EPM7128A e de EPM7256A) – o bocado de ISP_Done para assegurar a programaço completa (com excluso dos dispositivos de EPM7128A e de EPM7256A) – levanta o resistor nos pinos do I/O durante a programaço do em-sistema
■Pin-compatível com o alto densidade popular PLDs do ■ dos dispositivos de 5.0-V max 7000S que varia de 600 a 10.000 portas úteis
■Variaço da temperatura prolongada
atrasos da lógica do pino--pino 4.5-ns com frequências contrárias de até 227,3 megahertz
■A relaço do I/O de MultiVoltTM permite o núcleo do dispositivo corrida em 3,3 V, quando os pinos do I/O forem compatíveis com níveis da lógica 5.0-V, 3.3-V, e 2.5-V
■Contagens de Pin que variam de 44 a 256 em uma variedade de bloco liso do quadrilátero fino (TQFP), no bloco liso do quadrilátero plástico (PQFP), na disposiço da bola-grade (BGA), no spacesaving BGATM FineLine, e em pacotes plásticos do portador de microplaqueta da J-ligaço (PLCC)
■Apoios quentes-socketing em dispositivos do max 7000AE
■Estrutura de distribuiço contínua programável da disposiço da interconexo (PIA) para a arquitetura Ônibus-amigável do ■ PCI-compatível rápido, predizível do ■ do desempenho, incluindo a opço de saída programável do Aberto-dreno do ■ do controle da pntano-taxa
■O macrocell programável registra-se com claro individual, pré-ajustado, pulso de disparo, e o pulso de disparo permite controles
■Os estados de ligaço inicial programáveis para registros do macrocell no modo programável da poder-economia do ■ dos dispositivos do max 7000AE para 50% ou reduço do maior poder em cada distribuiço configurável do produto-termo do expansor do ■ do macrocell, permitindo até 32 termos do produto pelo bocado programável da segurança do ■ do macrocell para a proteço do ■ proprietário 6 a dos projetos a saída do pino 10 ou lógica-conduzida permitem o ■ dois que dos sinais os sinais de pulso de disparo globais com ■ opcional da inverso aumentaram recursos da interconexo para o ■ melhorado do routability jejuam os tempos de instalaço da entrada fornecidos por um trajeto dedicado do pino do I/O do ■ programável do controle da pntano-taxa da saída do ■ dos registros do macrocell aos pinos terra programáveis
O apoio do projeto de software e a lugar-e-rota automática fornecida por sistemas de desenvolvimento de Altera para PCes baseados no Windows e Sun SPARCstation, e HP 9000 séries 700/800 de apoio■ adicional da entrada e da simulaço do projeto das estações de trabalho forneceram EDIF 2 por 0 0 e 3 arquivos de 0 0 netlist, por biblioteca dos módulos parameterized (LPM), por Verilog HDL, VHDL, e outras relações s ferramentas populares de EDA dos fabricantes tais como o apoio de programaço do ■ da cadência, da lógica do Exemplar, dos gráficos do mentor, do OrCAD, do Synopsys, do Synplicity, e do VeriBest a série mestra da unidade (MPU), do MasterBlasterTM de programaço de Altera/cabo universal das comunicações do ônibus de série (USB), da porta paralela de ByteBlasterMVTM cabo da transferência, e de transferência de BitBlasterTM cabo de série, assim como programaço hardware dos fabricantes da terceira e do algum arquivo de JamTM STAPL (.jam), do arquivo do Byte-código do doce (.jbc), ou do verificador no circuito capaz de série do arquivo do formato do vetor (.svf).
Folha de dados do dispositivo de lógica programável do max 7000A:
Programmability do Em-sistema
Os dispositivos do max 7000A podem ser em-sistema programado através 4 de uma relaço industrystandard do padro 1149,1 de IEEE do pino (JTAG). O ISP oferece iterações rápidas, eficientes durante o desenvolvimento do projeto e ciclos da eliminaço de erros. A arquitetura do max 7000A internamente gera as altas tensões de programaço exigidas para programar pilhas de EEPROM, permitindo o em-sistema que programa com somente uma única fonte de alimentaço 3.3-V. Durante o em-sistema que programa, os pinos do I/O tri so indicados e levantados fracamente para eliminar conflitos da placa. Levante o valor é o kΩ nominalmente 50. Os dispositivos do max 7000AE têm um algoritmo aumentado do ISP para mais rapidamente programar. Estes dispositivos igualmente oferecem um bocado de ISP_Done que forneça a operaço segura quando a programaço do em-sistema é interrompida. Este bocado de ISP_Done, que é o último bocado programou, impede que todos os pinos do I/O conduzam até que o bocado estiver programado. Esta característica está somente disponível em dispositivos de EPM7032AE, de EPM7064AE, de EPM7128AE, de EPM7256AE, e de EPM7512AE. O ISP simplifica o fluxo de fabricaço permitindo que os dispositivos estejam montados em um PWB com equipamento padro do picareta-e-lugar antes que estejam programados. Os dispositivos do max 7000A podem ser programados transferindo a informaço através dos verificadores no circuito, processadores encaixados, as comunicações de Altera MasterBlaster serial/USB cabografam, dos portas paralelas de ByteBlasterMV cabo da transferência, e de transferência de BitBlaster cabo de série. Programar os dispositivos depois que so colocados na placa elimina dano da ligaço nos pacotes da alto-pino-contagem (por exemplo, pacotes de QFP) devido manipulaço do dispositivo. Os dispositivos do max 7000A podem ser reprogrammed depois que um sistema tem já ao campo. Por exemplo, as elevações de produto podido ser executadas no campo através do software ou do modem. a programaço do Em-sistema pode ser realizada com um algoritmo adaptável ou constante. Um algoritmo adaptável lê a informaço da unidade e adapta etapas de programaço subsequentes para conseguir o momento de programaço possível o mais rápido para essa unidade. Um algoritmo constante usa uma sequência de programaço (no-adaptável) predefinida que no se aproveite de melhorias de programaço do tempo do algoritmo adaptável. Alguns verificadores no circuito no podem programa usando um algoritmo adaptável. Consequentemente, um algoritmo constante deve ser usado. Os dispositivos do max 7000AE podem ser programados com um algoritmo (no-adaptável) adaptável ou constante. O dispositivo de EPM7128A e de EPM7256A pode somente ser programado com um algoritmo adaptável; a programaço de usuários estes dois dispositivos nas plataformas que no podem usar um algoritmo adaptável deve usar dispositivos de EPM7128AE e de EPM7256AE. O teste do doce e a linguagem de programaço padro (STAPL), padro JESD 71 de JEDEC, podem ser usados para programar dispositivos do max 7000A com verificadores do incircuit, PCes, ou os processadores encaixados.
Controle programável da velocidade/poder
Os dispositivos do max 7000A oferecem um modo da poder-economia que apoie a operaço da baixa potência através dos trajetos do sinal definidos pelo utilizador ou do dispositivo inteiro. Esta característica permite que a dissipaço de poder total seja reduzida por 50% ou mais porque a maioria de aplicações da lógica exigem somente uma fraço pequena de todas as portas operar no máximo a frequência. O desenhista pode programar cada o macrocell individual em um dispositivo do max 7000A para uma ou outra operaço de alta velocidade (isto é, com a opço de BitTM do turbocompressor girou sobre) ou da baixa potência (isto é, com a opço do bocado do turbocompressor desligou). Em consequência, os trajetos velocidade-críticos no projeto podem correr na alta velocidade, quando os trajetos restantes puderem se operar no poder reduzido. Macrocells que corrida na baixa potência para incorrer um adicionador nominal do atraso cronometrando (tLPA) para o tLAD, o tLAC, o tique, os dez, o tSEXP, o tACL, e os parmetros do tCPPW.
Classificações ambientais & da exportaço
ATRIBUTO | DESCRIÇO |
Estado de RoHS | ROHS3 complacente |
Nível da sensibilidade de umidade (MSL) | 1 (ilimitado) |
Estado do ALCANCE | ALCANCE no afetado |
ECCN | EAR99 |
HTSUS | 8542.39.0001 |
Especificações:
Categoria | Componentes eletrônicos |
Subcategoria | Circuitos integrados IC |
Família | CPLDs (dispositivos de lógica programável complexos) IC |
Mfr | ALTERA/INTEL |
Pacote | Bandeja & carretel (TR) |
Tipo | Transceptor |
Protocolo | RS422, RS485 |
Número de motoristas/receptores | 1 /.1 |
Duplex | Completo |
Histerese do receptor | 70 milivolt |
Taxa de dados | 250kbps |
Tenso - fonte | 3V ~ 3.6V |
Temperatura de funcionamento | -40°C~70°C(TA) |
Montando o tipo | Montagem de superfície |
Pacote/caso | QFP44 (10* 10mm) |
Pacote do dispositivo do fornecedor | TQFP44 |
Número baixo do produto | EPM7064 |
Produtos Folha de dados-pdf relacionados | EPM7032AE EPM7064AE EPM7128AE EPM7256AE EPM7512AE |