Preto CPLD do dispositivo de lógica programável do complexo de EPM240GT100C3N CPLD - complexo

Contém uma arquitetura bidimensional da fileira e coluna-baseado para executar a lógica feita sob encomenda. A fileira e a coluna interconectam fornecem o sinal interconectam entre os blocos da disposiço de lógica (laboratórios). A disposiço de lógica consiste em laboratórios, com 10 elementos de lógica (LEs) em cada LABORATÓRIO. Um LE é uma unidade pequena de lógica que fornece a aplicaço eficiente de funções de lógica do usuário. Os laboratórios so agrupados em fileiras e em colunas através do dispositivo. A interconexo MultiTrack fornece atrasos cronometrando granulados rápidos entre laboratórios. O roteamento rápido entre LEs fornece o atraso cronometrando mínimo para níveis adicionados de lógica contra estruturas globalmente distribuídas da interconexo. Os pinos do I/O do dispositivo do max II so alimentados pelos elementos do I/O (IOE) situados nos fins de fileiras do LABORATÓRIO e em colunas em torno da periferia do dispositivo. Cada IOE contém um amortecedor bidirecional do I/O com diversos recursos avançados. Os pinos do I/O suportam entradas de disparador de Schmitt e vários padrões único-terminados, tais como 66-MHz, o PCI de 32 bits, e o LVTTL. Os dispositivos do max II fornecem uma rede global do pulso de disparo. A rede global do pulso de disparo consiste em quatro linhas globais do pulso de disparo que conduzem durante todo o dispositivo inteiro, fornecendo pulsos de disparo para todos os recursos dentro do dispositivo. As linhas globais do pulso de disparo podem igualmente ser usadas para sinais de controle tais como claro, pré-ajustado, ou a saída permite.