10M04SCE144C8G IC Chip Field Programmable Gate Array programável (FPGA) 144-LQFP

Intel Stratix 10 dispositivos de TX
Além do que o fornecimento de mais de 8 Tbps da largura de banda do transceptor em um único pacote,
Intel Stratix 10 dispositivos de TX oferece o desempenho da tela do núcleo de até 1 gigahertz e contém-no acima
a 2,8 milhão LEs em uma tela monolítica. Igualmente caracterizam o uso geral até 144
memória externo dos transceptores em telhas separadas do transceptor, e 2666 do Mbps DDR4
desempenho da relação. Os transceptores duplos do modo são capazes de taxas de dados até
57,8 Gbps PAM4/28,9 Gbps NRZ para o alcance curto e a condução da placa traseira
aplicações. Os dispositivos seletos contêm um sistema de processador duro encaixado (HPS) baseado
em um braço mordido Cortex-A53 do quadrilátero-núcleo 64 da aplicação-classe, correndo em taxas de pulso de disparo até
1,5 gigahertz.
Estes dispositivos são aperfeiçoados para as aplicações de FPGA que exigem o transceptor o mais alto
largura de banda, e o desempenho o mais alto da tela do núcleo, com a eficiência de poder de
Tecnologia de processamento da tri porta dos 14 nanômetro de Intel.
1. vista geral do dispositivo de Intel® Stratix® 10 TX
683717 | 2022.08.18
A vista geral do dispositivo de Intel® Stratix® 10 TX envia o feedback
A tela monolítica de capacidade elevada de FPGA é baseada no núcleo novo de Intel Hyperflex
arquitetura que inclui Hyper-registros adicionais em toda parte durante todo
roteamento da interconexão e nas entradas de todos os blocos funcionais. A tela do núcleo igualmente
contém uma disposição de lógica aumentada que utiliza o módulo de lógica adaptável de Intel (ALM) e o a
grupo rico de incluir dos blocos de apartamentos do elevado desempenho:
• blocos de memória encaixados do eSRAM (47,25 Mbit) (disponíveis em dispositivos seletos)
• Blocos de memória encaixados de M20K (Kb 20)
• Blocos da precisão variável DSP com IEEE 754 flutuantes duros complacentes
• Síntese e inteiro fracionários PLLs
• Controladores duros da memória e PHY para relações externos da memória
• Pilhas de uso geral do IO