Braço Cortex-R5F MCU único, duplo, e do quadrilátero-núcleo com cada núcleo que corre até 400 megahertz
- Eu-esconderijo 16KB com a CCE 64-bit pelo núcleo do processador central
- D-esconderijo 16KB com a CCE de 32 bits pelo núcleo do processador central
- 64KB Apertado-acoplou a memória (TCM) com a CCE do bocado de 32 ‑ por cada núcleo de R5F
- capacidade da Fechamento-etapa

Subsistema da memória:

2MB da Em-microplaqueta RAM (OCSRAM)
- 4 bancos x 512KB
- Proteção de erro da CCE
- Motor interno do acesso direto da memória dos apoios

Conectividade industrial:

Detecção & atuação:

Subsistema do controle de tempo real (CONTROLSS)
comparadores 20x análogos com referência programável de DAC (CMPSS)
conversores analógicos-numéricos sucessivos do registro da aproximação do bocado 5x 12 (SAR) (CAD)
- Até 4 MSPS pelo CAD
- 6 entradas selecionáveis pelo CAD
- Configurável como entradas único-terminadas ou diferenciais
1x 12 bocado DAC com saída protegida
32x aumentou os módulos de alta resolução de PWM (EHRPWM)
- Estenda a definição de tempo do PWM comparado a EPWM
- Saídas único-terminadas ou diferenciais do apoio
10x aumentou os módulos da captação (ECAP)
3x aumentou os módulos do pulso do codificador da quadratura (EQEP)
módulos de filtro do Sigma-delta 2x (SDFM) cada um que apoia até 4 canais
Barra transversal multiplex do sinal flexível (XBAR)

Sistema em serviços e em arquitetura da microplaqueta (SoC):

EDMA 1x para suportar funções do movimento de dados
Módulos de comunicação de Interprocessor
- Módulo de SPINLOCK para sincronizar os processos que correm em núcleos múltiplos
- Funcionalidade da CAIXA POSTAL executada através dos registros de CTRLMMR
Apoia a bota preliminar das seguintes relações:
- UART
- QSPI NEM instantâneo
Apoio da sincronização de tempo com sincronização de tempo e para comparar routeres da interrupção do evento

Segurança funcional:

Permite o projeto dos sistemas com exigências de segurança funcionais
- CCE ou paridade em memórias cálculo-críticas
- De auto-teste incorporado (BIST) e falha-injeção para o processador central e a em-microplaqueta RAM
- Módulo do sinal do erro (ESM) com pino do erro
- Diagnósticos da segurança do tempo de execução, tensão, temperatura, e monitoração do pulso de disparo, temporizadores de cão de guarda windowed, motor do centro de detecção e de controlo para verificações da integridade da memória
Segurança-complacentes funcionais visados [industrial]
- Tornado para aplicações funcionais da segurança
- A documentação estará disponível para ajudar ao projeto de sistema funcional da segurança do IEC 61508
- A capacidade sistemática até SIL-3 visou
- A integridade de hardware até SIL-3 visou
- Certificação relacionado com a segurança
  - IEC 61508 de planeamento
Segurança-complacentes funcionais visados [automotivo]
- Tornado para aplicações funcionais da segurança
- A documentação estará disponível para ajudar ao projeto de sistema funcional da segurança do ISO 26262
- A capacidade sistemática até ASIL-D visou
- A integridade de hardware até ASIL-D visou
- Certificação relacionado com a segurança
  - ISO 26262 de planeamento
AEC-Q100 qualificou para aplicações automotivos

Segurança:

Módulo da segurança do hardware (HSM) com apoio para o automóvel ELA 1.1/EVITA
Apoio seguro da bota
- O dispositivo toma sobre a proteção
- raiz--confiança Hardware-reforçada
- Bota autenticada
- Proteção do Anti-rollback de S/W
Elimine erros da segurança
- Elimine erros do dispositivo do HS permitido somente com autenticação apropriada
- Disposição desabilitar para eliminar erros
Identificação do dispositivo e gestão chave
- Apoio para a memória de OTP (FUSEROM) para armazenar chaves da raiz & a outra segurança permitindo campos
- Controladores de EFUSE e ROM separados do FUSÍVEL
- IDs públicos do dispositivo original
Unidades da proteção de memória (MPU)
- Presente do MPU de Arm® dentro de cada núcleo de Cortex®-R5F
- Sistema MPU – presente em várias relações no SoC (podem ser um guarda-fogo ou um MPU)
  - 8-16 regiões
  - Programável (a identificação do privilégio, de leitura/gravação/Cachable, o endereço do começo/extremidade, permite, se fixa/não seguro)

Relações de alta velocidade:

Conectividade:

Receptor-transmissores 6x assíncronos universais (UART)
controladores de série da relação 5x periférica (SPI)
portos locais da rede da interconexão 5x (LIN)
4x Inter-integrou portos do circuito (I2C)
módulos modulares de Area Network do controlador 4x (MCAN) com apoio de CAN-FD
relação periférica de série do quadrilátero 1x (QSPI)
Relação de série rápida (FSI) com núcleos do receptor 4x e núcleos do transmissor 4x
Até 140 pinos de uso geral do I/O (GPIO)

Armazenamento de dados dos meios e:

relação mordida 4 multimídia do cartão 1x/Secure Digital (MMC/SD)
Controlador de uso geral da memória (GPMC)
- ônibus de dados paralelo de 16 bits
- ônibus de endereço 22-bit
- Até o espaço de memória 4MB endereçável
- Apoio integrado do módulo do lugar de erro (OLMO) para a verificação de erros

Tecnologia/pacote:

Etiquetas de Produtos:

cmos comparator

tmpro 2 key programmer

Inquiry Cart 0