Rádio definido por software independente SDR-LW 3980
O SDR-LW 3980 é o mais recente SDR de 8 canais de alto desempenho (rádio definido por software) lançado pela Wuhan Luoguang Electronics Co., Ltd. Consiste em um processador de bordo, um FPGA,e uma extremidade frontal de RFO produto possui um processador Intel i9, SSD de 512 GB, 64 GB de RAM. A cobertura de frequência é de 75 MHz a 6 GHz, com uma largura de banda de um único canal de até 200 MHz.A FPGA apresenta os recursosComo todos os dispositivos SDR, o dispositivo possui Ubuntu, GNU Radio, etc.
Os dispositivos MPSoC Zynq® UltraScale+ TM fornecem escalabilidade de processador de 64 bits, combinando controle em tempo real com um motor de hardware e software para gráficos, vídeo, forma de onda e processamento de pacotes.Baseado num processador e plataforma de tempo real de uso geral com lógica programável, processadores de aplicações quad e dispositivos GPU (EG), as possibilidades de aplicações como o wireless 5G, o ADAS de próxima geração e a Internet Industrial das Coisas.
O ADRV9009 é um transceptor ágil de radiofrequência (RF) altamente integrado que fornece transmissores e receptores duplos, sintetizadores de frequência integrados e processamento de sinal digital.O IC oferece uma combinação diversificada de alto desempenho e baixo consumo de energia para atender aos requisitos do 3G, 4G e 5G aplicações de estações de base de duplexes de divisão de tempo (TDD) macrocelulares.
O SDR-LW 3980 é ideal para a construção de uma série de aplicações de pesquisa avançadas, incluindo emulação de dispositivos 5G ou 802.11 autônomos, desenvolvimento de algoritmos de controle de acesso a mídia (MAC),Sistemas de entrada múltipla e saída múltipla (MIMO), redes heterogéneas e redes heterogéneas de transmissão 5G, amostragem anticompressão de RF, teledetecção espectral, rádio cognitivo, formação de feixes e detecção de direcção.
Unidade de processamento:
| processador |
Intel I9-9900K |
| memória |
DDR4 64GB |
| SFP+ |
10 Gbps |
| SSD |
500 GB |
| PCIe |
Gen3 x8 |
FPGA:
| Chipe principal |
Xilinx Zynq UltraScale+ ZU11EG |
| PS |
Quad-core ARM® Cortex-A53 |
| |
Processadores em tempo real Cortex-R5 de duplo núcleo |
| |
Processamento gráfico Mali-400 MP2 |
| PL |
653k Células lógicas do sistema |
| Memória |
PS 4 GByte DDR4 ((x64) (com ECC) |
| |
PL 2 GByte DDR4 ((x32) |
Unidade de RF:
| Chipe principal |
ADRV-9009 x4 |
| Faixa de frequências |
75-6000 MHz |
| Número de canais de transmissão |
8 |
| Número de canais de recepção |
8 |
| Observe o número de canais de recepção |
8 |
| Receber a largura de banda máxima |
200 MHz |
| Transmitir largura de banda máxima |
450 MHz |
| Observe a largura de banda máxima recebida |
450 MHz |
| Bits RX ADC |
16 bits |
| TX dígitos DAC |
14 bits |
| Sincronização de fase de várias fatias |
apoio |
