Eletrônica Co. de Shenzhen Zhaocun, Ltd.
Customer first Integrity-based Development and innovation
Add to Cart
FLASH de 32 bits 144-LQFP do Único-núcleo 480MHz 1MB de IC do microcontrolador de STM32H743ZGT6 ARM® Cortex®-M7 STM32H7 (1M x 8) (20x20)
Folha de dados: STM32H743ZGT6
| Categoria | Microcontroladores |
| Mfr | STMicroelectronics |
| Série | STM32H7 |
| Pacote | Bandeja |
| Estado do produto | Ativo |
| Tamanho de núcleo | Único-núcleo de 32 bits |
| Velocidade | 480MHz |
| Número de I/O | 114 |
| Tamanho de memória do programa | 1MB (1M x 8) |
| Tipo da memória do programa | FLASH |
| RAM Size | 1M x 8 |
| Tensão - fonte (Vcc/Vdd) | 1.62V ~ 3.6V |
| Conversores de dados | A/D 36x16b; D/A 2x12b |
| Tipo do oscilador | Interno |
| Temperatura de funcionamento | - 40°C ~ 85°C (TA) |
| Montando o tipo | Montagem de superfície |
| Pacote/caso | 144-LQFP |
| Pacote do dispositivo do fornecedor | 144-LQFP (20x20) |
| Número baixo do produto | STM32H743 |
Memórias
•Até 2 Mbytes da memória Flash com readwhile-escrevem o apoio
• Até 1 Mbyte de RAM: 192 Kbytes de TCM RAM (Inc. 64 Kbytes de ITCM RAM + 128 Kbytes de DTCM RAM para rotinas críticas do tempo), até 864 Kbytes do usuário SRAM, e 4 Kbytes de SRAM no domínio alternativo
• Relação dupla da memória de Quadrilátero-SPI do modo que corre até 133 megahertz
• Controlador externo flexível da memória com até o ônibus de dados de 32 bits: SRAM, PSRAM, SDRAM/LPSDR SDRAM, memória Flash de NOR/NAND cronometrou até 100 megahertz no modo síncrono
• Unidade do cálculo do centro de detecção e de controlo
Gestão da restauração e do poder
• 3 domínios separados do poder que podem independentemente pulso de disparo-ser bloqueados ou comutado fora:
– D1: capacidades de capacidade elevada
– D2: periféricos e temporizadores de uma comunicação
– D3: controle restaurada/pulso de disparo/gestão do poder
• fonte da aplicação de 1,62 a 3,6 V e I/Os
• POR, PDR, PVD e BOR
• Poder dedicado de USB que encaixa um regulador interno de 3,3 V para fornecer o PHYs interno
• Regulador encaixado (LDO) com a saída evolutiva configurável para fornecer os circuitos digitais
• Escamação da tensão no modo da corrida e da parada (6 escalas configuráveis)
• Regulador alternativo (~0,9 V)
• Referência da tensão para peripheral/VREF+ análogo
• Modos da baixa potência: Sono, parada, apoio e consumo de apoio da baixa potência do carregamento de bateria de VBAT
• Modo de funcionamento da bateria de VBAT com capacidade de carregamento
• Estado do poder do processador central e do domínio que monitora os pinos
• µA 2,95 no modo à espera (SRAM alternativo FORA, RTC/LSE SOBRE)
Imagem dos dados:
