Microplaqueta EPM9560ARC208-10 do circuito integrado do dispositivo de lógica programável do complexo de CPLD

EPM9560ARC208-10 SMD/SMT CPLD - dispositivos de lógica programável complexos

CARACTERÍSTICAS:

■O CMOS de capacidade elevada EEPROM-baseou dispositivos de lógica programável (PLDs) construiu na arquitetura múltipla de terceira geração da matriz da disposição (MAX®)

■programmability do em-sistema 5.0-V (ISP) através da relação comum do grupo de ação do teste do padrão 1149,1 incorporados de IEEE (JTAG)

■Circuitos incorporados do teste da limite-varredura de JTAG (BST) complacentes com padrão 1149.1-1990 de IEEE

■Família apagável do dispositivo de lógica programável do alto densidade (EPLD) que varia de 6.000 a 12.000 portas úteis (para ver a tabela 1)

■10 atrasos da lógica do pino-à-pino do ns com frequências contrárias de até 144 megahertz

■Inteiramente complacente com o componente periférico interconecte a especificação do ônibus local do PCI do grupo de interesse especial (SIG do PCI), revisão 2,2

■macrocell da Duplo-saída para o uso independente da lógica combinatória e registrada

■Interconexão de FastTrack® para atrasos rápidos, predizíveis da interconexão

■Os registros do entrada/saída com espaço livre e pulso de disparo permitem em todos os pinos do I/O

■Controle programável da pântano-taxa da saída para reduzir-se comutar o ruído

■Operação da relação do I/O de MultiVolt™, permitindo que os dispositivos conectem com os dispositivos 3.3-V e 5.0-V

■Distribuição configurável do produto-termo do expansor permitindo até 32 termos do produto pelo macrocell

■Modo programável da poder-economia para a redução do poder mais de 50% em cada macrocell